MIPS处理器的数据通道VHDL代码，可综合，可仿真，属硬件描述语言，集成电路设计代码
上传时间： 2013-11-25
上传用户：ANRAN
MIPS处理器的控制verilog代码，可综合，可仿真，属硬件描述语言，集成电路设计代码
上传时间： 2016-01-06
上传用户：lanhuaying
这个是在UNIX下，运用在集成电路设计中重要的两个步骤ＤＡ和ＤＣ．这个里面十分详细的介绍这两个软件，设计到ＵＮＩＸ的语言和Verilog HDL语言.
标签： UNIX
上传时间： 2013-12-16
上传用户：xieguodong1234
5阶数字滤波器FIR5，包括了Textio模拟等完整设计，VHDL
上传时间： 2013-12-12
上传用户：libinxny
本文研究了SMBus 规范，介绍了典型的基于片上系统（SoC）设计的知识产权核（IP）实现，采用自顶向下 (Top-down)的集成电路设计方法完成了设计，并架构了基于总线功能模型(BFM)的验证平台 完成功能仿真，顺利完成了逻辑综合和时序仿真。FPGA 验证和投片后测试均表明设计具有 良好的性能。
标签： SMBus
上传时间： 2013-11-28
上传用户：xuanchangri
Alexandre Linhares于1998 提出了一种新的仿生计算方法,即捕食搜索算法。捕食搜索策略很好地协调了局部搜索和全局搜索之间的转换，已成功应用于组合优化领域的旅行商问题和超大规模集成电路设计问题。
标签： Alexandre Linhares 1998 搜索
上传时间： 2014-11-27
上传用户：xlcky
MC30P6060采用高速低功耗CMOS工艺设计开发的8位高性能精简指令单片机，内部有1k*14位一次性可编程ROM（OTP-ROM）,49×8位的数据存储器（RAM）,两个双向i/o,1个8位Timer定时器/计数器
标签： MC30P6060
上传时间： 2016-08-18
上传用户：zengduo
MC30P6060采用高速低功耗CMOS工艺设计开发的8位高性能精简指令单片机，内部有1k*14位一次性可编程ROM（OTP-ROM）,49×8位的数据存储器（RAM）,两个双向i/o,1个8位Timer定时器/计数器
标签： MC30P6060
上传时间： 2016-08-18
上传用户：zengduo
集成电路设计以及制造业的不断发展，使得在单个芯片上集成多个处理器内核成为了可能。近年来多核处理器的发展过程中，多个内核对共享数据的访问一直存在数据冲突问题，也就是缓存（Cache）出现不一致情况。Cache 一致性协议就是为了解决这种不一致现象，使得内核可以实时访问到正确的数据。 本文在简单介绍Cache一致性之后，总结了三种改进的Cache一致性协议。第一种介绍了一致性协议与片上互联协议相协同的设计将多核架构与片上互联方式相结合，最终实现低延迟、高带宽、可扩展等特性。第二种提出了基于分层架构的混合一致性协议，将两种传统一致性协议进行了有效地结合。在第一层共享总线架构结构上采用总线监听一致性协议，第二层互联网络架构的结构上采用基于目录的一致性协议。该协议即解决了共享总线架构的总线带宽问题，又解决了基于目录的一致性协议中目录所占存储空间过大的问题，表现出了优良的性能。第三种是基于 Token 的动态可重构 Cache一致性协议，通过相关结果表明基于 Token 的动态可重构 Cache 一致性协议将能够有效的应用到众核处理器结构中。
标签： Cache
上传时间： 2016-11-28
上传用户：Nicole_K
内容简介 介绍了一般微处押器核鲋设计原理、基于微处邦器核的SoC设计的其本機念甜方法,通过对ARM系列处理器核和 CPU核的详小描述,说明微处理器及外接口的设计原理和方法。同时也综述了ARM系列她理器核和最新ARM核的 研发战果以政ARM和Thmb踹积模型,对SC设计中涉及到的行储器层次、 Cache存储器管诬、片上总线片|:调和 产品测试等主要间黥进行了论述。在此基础上给出了几个基于ARM核的SoC嵌人式应用的实例。最后对基于异步设计 的ARM核 AMCLET及异步SUC子系统 AMUlET3打的研究进行了介绍 木书的特点是将基于ARM微处理器核的SC设计和实际恢人式系统的应用集成于一体,对于基于ARM核的S设计 和嵌λ式系统开发者来说是一本很好的参考手册。可用作计算机科学拉术与应用电气T程、电∫科学与技术专业科牛及硕 研究生的教材,也可作为从事集成电路设计的[程技术人员、于ARM的嵌入式系统应用开发技术入员的参考书。
上传时间： 2020-04-02
上传用户：hongpixiaozhu
