本课题深入分析了GPS软件接收机基于FFT并行捕获算法并详细阐述了其FPGA的实现。相比于其它的捕获方案，该方案更好地满足了信号处理实时性的要求。 论文的主体部分首先简单分析了扩频通信系统的基本原理，介绍了GPS系统的组成，详细阐述了GPS信号的特点，并根据GPS信号的组成特点介绍了接收机的体系结构。其次，通过对GPS接收机信号捕获方案的深入研究，确定了捕获速度快且实现复杂度不是很高的基于FFT的并行捕获方案，并对该方案提出了几点改进的措施，根据前面的分析，提出了系统的实现方案，利用MATLAB对该系统进行仿真，仿真的结果充分的验证了方案的可行性。接着，对于捕获环节中的核心部分—FFT处理器，设计中没有采用ALTERA提供的IP核，独立设计实现了基于FPGA的FFT处理器，并通过对一组数据在MATLAB中运算得到结果和FPGA输出结果相对比，可以验证该FFT处理器的正确性。再次重点分析了GPS接收机并行捕获部分的FPGA具体实现，通过捕获的FPGA时序仿真波形，证明了该系统已经能成功地捕获到GPS信号。最后，对全文整个研究工作进行总结，并指出以后继续研究的方向。 本课题虽然是对于GPS接收机的研究，但其原理与GALILEO、北斗等导航系统的接收机相近，因此该课题的研究对我国卫星导航事业的发展起到了积极的推动作用。
上传时间： 2013-05-29
上传用户：ice_qi
随着信息技术和电子技术的进步和日益成熟，计算机数据采集技术得到了广泛应用。由于ISA数据采集卡的固有缺陷，PCI接口的数据采集卡将逐渐取代ISA数据采集卡，成为数据采集的主流。为了简化PCI数据采集卡结构，提高数据采集可靠性，本文研究并开发了一种基于FPGA的PCI结构的数据采集卡系统。 论文对PCI对目标设备数据采集卡实现的原理和方法进行了深入研究，设计了基于FPGA的PCI数据采集卡的硬件电路，通过在FPGA中嵌入了PCI目标设备的IP核与用户逻辑部分，构成了SOPC系统。使用Verilog硬件描述语言设计并实现了FPGA内部采集数据管理、数据管理寄存器和FIFO数据缓冲队列等模块电路。利用ModelSim对PCI系统进行了仿真。完成了系统硬件电路PCB板的设计，最终制作了PCI数据采集卡。 论文针对PCI结构的数据采集卡系统软件需求，研究了WDM设备驱动软件、Windows环境的简易虚拟示波器以及简易虚拟逻辑仪实现原理和方法。利用DriverStudio+Windows DDK for XP+VC6的软件平台，开发了WDM设备驱动程序。实现了Windows环境的简易虚拟示波器，和简易虚拟逻辑仪。系统测试结果表明该系统设计正确，系统运行稳定，功能和指标达到了设计要求。
上传时间： 2013-07-22
上传用户：z754970244
mach3软件说明，经济型开放式数控软件，适用于DIY机床和自动控制设备使用。
上传时间： 2013-06-09
上传用户：nairui21
差分跳频(DFH)是集跳频图案、信息调制与解调于一体，是一个全面基于数字信号处理的全新概念的通信系统，其技术体制和原理与常规跳频完全不同，较好地解决了数据速率和跟踪干扰等问题，代表了当前短波通信的一个重要发展方向。美国Sanders公司推出了名为CHESS的新型短波跳频通信系统，并获得了成功，但我国对该体制和技术的研究还处于初始阶段，目前还不太成熟，离实际应用还有一段距离。 本文主要基于FPGA芯片的基础上对差分跳频进行了研究，用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、测试及硬件升级。而且设计中尽量采用软件无线电体系结构，减少模拟环节，把数字化处理尽量靠近天线，从而建立一个通用、标准、模块化的硬件平台，用软件编程来实现差分跳频的各种功能，从基于硬件的设计方法中解放出来。 本文首先介绍了课题背景及研究的意义，阐述了目前差分跳频中频率合成跟频率识别的实现方案。在频率合成中，着重对DDS的相位截断误差及幅度量化误差进行仿真，找出基于FPGA实现的最佳参数及改善方法。在频率识别中，基于Xilinx公司提供FFT IP核，接收端中的位同步，频率识别均在FFT的理论上进行设计。最后根据设计方案制作基于FPGA的电路板。 设计中跳频图案、直接数字频率合成器、频率识别、位同步、跳频图案恢复、线性调频z变换等模块均采用Verilog和VHDL两种通用硬件描述语言进行设计，以便能够在所有厂家的FPGA芯片中移植。
上传时间： 2013-07-22
上传用户：yezhihao
软件无线电DDC(数字下变频)系统作为前端ADC与后端通用DSP器件之间的桥梁，通过降低数据流的速率，把低速数据送给后端通用DSP器件进行处理，其性能的优劣将对整个软件无线电系统的稳定性产生直接影响。采用专用DDC芯片完成数字下变频，虽然具有抽取比大、性能稳定等优点，但价格昂贵，灵活性不强，不能充分体现软件无线电的优势。FPGA工艺发展迅速，处理能力大大增强，相对于ASIC、DSP来说具有吞吐量高、开发周期短、可实现在线重构等诸多优势。正因为这些优点，使得FPGA在软件无线电的研究和开发中起着越来越重要的作用。 本次设计的目标是在一块FPGA芯片上实现单通道数字下变频系统。现阶段主要对软件无线电数字下变频器的FPGA实现方法进行了研究分析，重点完成了其主要模块的设计和仿真以及初步的系统级验证。 论文首先对软件无线电数字下变频的国内外现状进行了分析，然后对FPGA实现数字下变频设计的优势作了阐述。在对软件无线电理论基础、数字信号处理的相关知识深入研究的基础上重点研究软件无线电数字下变频技术。对数字下变频的NCO、混频、CIC、HB、FIR模块的实现方法进行深入研究，在：MATLAB中设定整体系统方案、完成模块划分和接口定义，并对部分模块建立数学模型并仿真、对模块的性能进行优化。从数字下变频的系统层次上考虑了各模块彼此问的性能制约，从而选择合理配置、优化系统结构以获得模块间的性能均衡和系统性能的最优化。最后通过使用编写'Verilog程序和调用部分lP Core相结合的方法完成数字下变频各个模块的设计并完成仿真和调试。结果表明设计的思想和结构是正确的，在下一步工作中主要完成系统的板级调试。
上传时间： 2013-04-24
上传用户：隐界最新
建立了双容水箱系统的数学模型，采用串级控制方案对双容水箱液位系统进行控制，控制算法采用数字PID。确定了硬件设备，制作了双容水箱液位控制系统。采用力控5.0 版组态软件，对整个液位控制系统进行组态，构
上传时间： 2013-07-27
上传用户：harveyhan
随着微电子技术和计算机技术的迅猛发展，尤其是现场可编程器件的出现，为满足实时处理系统的要求，诞生了一种新颖灵活的技术——可重构技术。它采用实时电路重构技术，在运行时根据需要，动态改变系统的电路结构，从而使系统既有硬件优化所能达到的高速度和高效率，又能像软件那样灵活可变，易于升级，从而形成可重构系统。可重构系统的关键在于电路结构可以动态改变，这就需要有合适的可编程逻辑器件作为系统的核心部件来实现这一功能。 论文利用可重构技术和“FD-ARM7TDMLCSOC”实验板的可编程资源实现了一个8位微程序控制的“实验CPU”，将“实验CPU”与实验板上的ARMCPU构成双内核CPU系统，并对双内核CPU系统的工作方式和体系结构进行了初步研究。 首先，文章研究了8位微程序控制CPU的开发实现。通过设计实验CPU的系统逻辑图，来确定该CPU的指令系统，并给出指令的执行流程以及指令编码。“实验CPU”采用的是微程序控制器的方式来进行控制，因此进行了微程序控制器的设计，即微指令编码的设计和微程序编码的设计。为利用可编程资源实现该“实验CPU”，需对“实验CPU”进行VHDL描述。 其次，文章进行了“实验CPU”综合下载与开发。文章中使用“Synplicity733”作为综合工具和“Fastchip3.0”作为开发工具。将“实验CPU”的VHDL描述进行综合以及下载，与实验箱上的ARMCPU构成双内核CPU，实现了基于可重构技术的双内核CPU的系统。根据实验板的具体环境，文章对双内核CPU系统存在的关键问题，如“实验CPU”的内存读写问题、微程序控制器的实现，以及“实验CPU'’框架等进行了改进，并通过在开发工具中添加控制模块和驱动程序来实现系统工作方式的控制。 最后，文章对双核CPU系统进行了功能分析。经分析，该系统中两个CPU内核均可正常运行指令、执行任务。利用实验板上的ARMCPU监视用“实验CPU”的工作情况，如模拟“实验CPU”的内存，实现机器码运行，通过串行口发送的指令来完成单步运行、连续运行、停止、“实验CPU"指令文件传送、“实验CPU"内存修改、内存察看等工作，所有结果可显示在超级终端上。该系统通过利用ARMCPU来监控可重构CPU，研究双核CPU之间的通信，尝试新的体系结构。
上传时间： 2013-04-24
上传用户：royzhangsz
通过对UART技术的研究，提出了一种利用软件实现UART的单片机扩展方法，没有使用任何外围器件，仅仅利用单片机的一个I/O端口、一个T/C技术定时器和一个INT外部中断并通过软件编程实现，节约了
上传时间： 2013-08-02
上传用户：快乐的小糗糗
随着各种非线性电力电子设备的大量应用，电网中的谐波污染日益严重。为了保证电力系统的安全经济运行，保证电气设备和用电人员的安全，治理电磁环境污染、维护绿色环境，研究实时、准确的电力谐波分析系统，对电网中的谐波进行实时检测、分析和监控，都具有重要的理论和工程实际意义。 目前实际应用的电力谐波分析系统大多是以单片机为核心组成。单片机运行速度慢，实时性较差，不能满足实际应用中对系统实时性越来越高的要求。另外，单片机的地址线和数据线位数较少，这使得由单片机构成的电力谐波分析系统外围电路庞大，系统的可靠性和可维护性上都大打折扣。 本文首先研究了电力谐波的产生，危害及国内外研究现状，对电力谐波检测中常用的各种算法进行分析和比较；然后介绍了FPGA芯片的特性和SOPC系统的特点，并分析比较了传统测量谐波装置和基于FPGA的新型谐波测量仪器的特性。综述了可编程元器件的发展过程、主要工艺发展及目前的应用情况。 然后，对整个谐波处理器系统的框架及结构进行描述，包括系统的功能结构分配，外围硬件电路的结构及软件设计流程。其后，针对系统外围硬件电路、FFTIP核设计和SOPC系统的组建，进行详细的分析与设计。系统采用NiosⅡ处理器核和FFT运算协处理器相结合的结构。FFT运算用专门的FFT运算协处理器核完成，使得系统克服的单片机系统实时性差和速度慢的缺点。FFTIP核采用现在ASIC领域的一种主流硬件描述语言VHDL进行编写，采用顺序的处理结构和IEEE浮点标准运算，具有系统简单、占用硬件资源少和高运算精度的优点。谐波分析仪系统组建采用SOPC系统。SOPC系统具有可对硬件剪裁和添加的特点，使得系统的更简单，应用面更广，专用性更强的优点。最后，给出了对系统中各模块进行仿真及系统生成的结果。
上传时间： 2013-04-24
上传用户：cy_ewhat
软件无线电是无线通信领域继固定到移动、模拟到数字之后的第三次革命，是目前乃至未来的无线电领域的技术发展方向，它在提高系统灵活性上有无可比拟的优势，是实现未来无线通信系统的有效手段。扩频通信具有卓越的抗干扰和保密性能。扩频通信相对于传统的窄带通信，在频谱利用率上也有明显的优势，是未来无线通信系统中的关键技术，直接序列扩频则是其中在民用领域使用最多的一种扩频技术。FPGA在分布式计算、并行处理、流水线结构上有独特的优势，自然成为设计扩频软件无线电系统的首选技术之一。 首先介绍了软件无线电的理论基础，并分析了它的硬件结构和技术关键。软件无线电的关键思路在于构建一个通用的强大的硬件平台，这也正是本课题的主要工作之一。而后，重点介绍了直序扩频的理论基础。对于发射机，其中最关键的是寻找一种相关特性卓越的伪随机序列，本课题主要对m序列、OVSF码和Gold码进行了深入研究。最后，详述了基于DDFS的数字调制技术和FPGA技术。 基于以上理论基础研究，根据软件无线电硬件结构，开发了基于Altera公司Cyclone系列FPGA的硬件平台。该平台具有210Mbps的高速DAC，并配有串口、USB接口、音频CODEC输入输出通道、以及LVDS扩展口和SDRAM，考虑到通用性，设计中加入了足以开发出接收机的两路40Mbps的高速ADC。FPGA的代码开发也是核心内容，本课题编写了大量相应的代码，包括加扩模块（含伪随机序列发生器）、基于DDFS的数字调制模块以及串口通信模块、LCD驱动模块，SDRAM Controller、ADC驱动模块，并编写了相应的测试代码。整个系统测试通过。关于硬件平台设计和代码开发，在本文第三章和第四章详细介绍。 总体说来，本课题基于现有的理论发展，在充分理解相关理论的前提下，将主要经历集中于具体应用的研究与开发，并取得了一定的成果。
上传时间： 2013-06-27
上传用户：xauthu
