对一些信号的监测尤其是对电压、电流、温度等模拟量的监测有着很广泛的应用，通过监测到的数据，可以对系统相关设置进行及时调整，为人们的生产生活带来便利与保证。 系统采用Actel公司先进的模数混合FPGA以及Actel公司的SOPC设计解决方案，单芯片实现以CortexMI处理器为核心的片上监测系统。它可以完成对电压、电流、温度等模拟量的监测，系统模拟模块将采集到的数据ADC后送给处理器Cortex-MI进行处理，通过串行口，以太网口和OLED，实现与PC主机交互，板上实时显示以及远程主机检测功能。借助于Actel的先进的新型fusion模数混合FPGA器件，单芯片实现可直接对外部模拟信号进行处理的数模混合系统，简化了设计；对电压，电流，温度等模拟量的测控在日常生活中有很重要的意义，该系统在智能家电，电源监控以及微控制器等领域有广泛的应用前景。 本文研究的主要内容包括： 1.对现有嵌入式设计方法进行比较，确定系统设计目标并选择SOPC方案设计系统； 2.系统硬件平台设计； 3.系统软件设计。
上传时间： 2013-06-14
上传用户：tuilp1a
图像是人类智能活动重要的信息来源之一，是人类相互交流和认识世界的主要媒体。随着信息高速公路、数字地球概念的提出，人们对图像处理技术的需求与日剧增，同时VLSI技术的发展给图像处理技术的应用提供了广阔的平台。图像处理技术是图像识别和分析的基础，所以图像处理技术对整个图像工程来说就非常重要，对图像处理技术的实现的研究也就具有重要的理论意义与实用价值，包括对传统算法的改进和硬件实现的研究。仿生算法的兴起为图像处理问题的解决提供了一条十分有效的新途径；FPGA技术的发展为图像处理的硬件实现提供了有效的平台。 @@ 本文在详细介绍邻域图像处理算法及其数据结构、遗传算法和蚁群算法基本原理的基础上，将其应用于图像增强和图像分割的图像处理问题之中，并将其用FPGA技术实现。论文中采用遗传算法自适应的确定非线性变换函数的参数对图像进行增强，在采用FPGA来实现的过程中先对系统进行模块划分，主要分为初始化模块、选择模块、适应度模块、控制模块等，然后利用VHDL语言描述各个功能模块，为了提高设计效率，利用IP核进行存储器设计，利用DSP Builder进行数学运算处理。时序控制是整个系统设计的核心，为尽量避免毛刺现象，各模块的时序控制都是采用单进程的Moore状态机实现的。在图像分割环节中，图像分割问题转换为求图像的最大熵问题，采用蚁群算法对改进的最大熵确定的适应度函数进行优化，并对基于FPGA和蚁群算法实现图像分割的各个模块设计进行了详细介绍。 @@ 对实验结果进行分析表明遗传算法和蚁群算法在数字图像处理中的使用明显改善了处理的效果，在利用FPGA实现遗传算法和蚁群算法的整个设计过程中由于充分发挥了FPGA的并行计算能力及流水线技术的应用，大大提高算法的运行速度。 @@关键词：图像处理；遗传算法；蚁群算法；FPGA
上传时间： 2013-06-03
上传用户：小火车啦啦啦
本课题是在课题组已实现的高速串行通信平台的基础上，进一步引伸，设计开源的PCI软核通信模块替代Xilinx公司提供的LogiCORE PCI核，力求在从模式下，做到占用资源更少，传输速度更快，也为以后实现更完整的功能提供平台。 本文以此为背景，基于FPGA平台，搭建以开源的PCI软核为核心的串行通信接口平台，使其成为PCI总线与用户逻辑之间的桥梁，使用户逻辑避开与复杂的PCI总线协议。本课题采用Spartan-II FPGA芯片XC2S200-6FG456C系统开发板作为串行通信接口的硬件实验平台，实现了支持配置读/写交易、单数据段读/写、突发模式读/写、命令/地址译码功能和数据传送错误检测与处理功能的PCI软核。 本文主要阐述了以PCI软核为核心的串行通信平台的实现，首先介绍了PCI软核的编程语言、软件工具和硬件实验平台Spartan-II FPGA芯片XC2S200-6FG456C系统开发板。然后，介绍了PCI总线命令、PCI软核所支持的功能、PCI软核两侧信号的定义、PCI软核配置模块以及探讨了PCI软核的状态机接收、发送数据等过程，分析了PCI软核的数据收发功能仿真，主要包括配置读/写交易、单数据段模式读/写和突发模式读/写的仿真图形，并阐述了管脚约束的操作流程。最后介绍PCI软核模块的WDM驱动，内容包括驱动程序简介、驱动程序的开发、中断处理、驱动程序与应用程序之间的通信以及应用程序操作。最后，对PCI软核的各种性能进行了比较分析。整个模块设计紧凑，完成在实验平台上的数据发送。 设计选用硬件描述语言VerilogHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为PCI软核编写WinXP下的驱动程序，用VC++6.0编写相应的测试应用程序。之后，将FPGA设计下载到Spanan-II FPGA芯片XC2S200-6FG456C系统开发板中运行。 文章最后指出工作中的不足之处和需要进一步完善的地方。
上传时间： 2013-04-24
上传用户：sc965382896
矩阵运算是描述许多工程问题中不可缺少的数学关系，矩阵运算具有执行效率好、速度快、集成度高等优点，并且随着动态可配置技术的发展，灵活性也有了很大的提高。因此，寻找矩阵运算的高速实现方法是具有很大的现实意义，能够为高速运算应用提供技术支持。 为了提高研究成果的实用性与商用性，本文主要针对某种体积小、运算速度和性能要求很高的特殊场合设计并实现基于FPGA的矩阵运算功能。通过系统地研究FPGA功能结构、设计原理、DSP接口、IEEE-754标准，深入学习浮点数及矩阵的基础运算以及硬件编程语言等内容，根据矩阵运算的特点和原理，讨论了硬件设计方面重点对具体核心器件结构、特点以及有关FPGA的设计流程和控制器Verilog HDL硬件编程语言代码方面内容，确定了基于FPGA浮点运算及矩阵运算单元的Verilog HDL设计方法，在Quartus II平台上对其仿真、记录运算结果，并对采集到的数据结果进行了深入分析与总结。 本设计通过几种矩阵算法利用FPGA和MATLAB分别进行了实现测试，验证了设计结果的正确性，证明了本设计中矩阵运算速率的实用性与高效性，提高了系统资源利用率和系统可靠性，为今后在工程、军事、通讯等生产生活各个领域应用打下良好基础。
上传时间： 2013-07-07
上传用户：xuanjie
互联网、移动通信、星基导航是21世纪信息社会的三大支柱产业，而GPS系统的技术水平和发展历程代表着全世界卫星导航系统的发展状况。目前，我国已经成为GPS的使用大国，卫星导航产业链也已基本形成。然而，我们对GPS核心技术(即如何捕获卫星信号并保持对信号的跟踪)的研究还不够深入，我国GPS产品的核心部分多数还是靠进口。因此，对GPS核心技术的研究是非常紧迫的。 本文首先介绍了GPS的定位原理，之后阐述了GPS接收机的基本原理一直接扩频通信和GPS信号的结构与特性。从这些方面出发研究接收机基带处理器的捕获与跟踪设计方案。 设计过程中，先详细分析了滑动相关的捕获算法和基于FFT的快速捕获算法，并利用matlab进行了验证。由于前者灵活性好且可捕获到高精度的码相位和载波频率，适合于本文的硬件接收机，所以本文确定了滑动相关的捕获方案。 接着分析了跟踪环路的特点，跟踪模块采用码跟踪环和载波跟踪环耦合的方法实现。由于GPS系统通常工作在非常低的信噪比环境中，而非相干环在低信噪比下环路跟踪性能较好，所以码跟踪环采用非相干(DDLL)环实现。这种跟踪环路采用的鉴相器是能量鉴相器，对数据的调制和载波相位都不敏感，鉴相器不会产生不确定量。由于输入信号存在180°相位翻转，而COSTAS锁相环允许数据调制，对I支路和Q支路信号的180°相位翻转不敏感，所以载波跟踪环采用COSTAS锁相环实现。上述算法在matlab环境下得到了验证。 基带处理器电路的主要模块在Quartus II8.0开发平台上利用VHDL硬件描述语言实现。然后利用EDA仿真工具ModelSim-Altera6.1g进行了逻辑仿真。本设计满足系统功能和性能的要求，可以直接用于实时GPS接收机系统的设计中，为自主设计GPS接收机奠定了基础。 最后，由于在弱电磁环境下，捕获失锁后32PPS信号会丢失。所以设计了一个能授时和守时的算法去得到与GPS时同步的精确授时秒信号。并且实现了这个算法。
上传时间： 2013-04-24
上传用户：zuozuo1215
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
随着我国国民经济的高速发展，国内高速公路、城市道路、停车场建设越来越多，对交通控制、安全管理的要求也日益提高，智能交通系统( IntelligentTransportation Systems，简称ITS)已成为当前交通管理发展的主要方向，而车牌识别系统(License Plate Recognition System，简称LPRS)技术作为智能交通系统的核心，起着举足轻重的作用，可以被广泛地应用于高速公路自动收费(ElectronicToll Collection，简称ETC)、停车场安全管理、被盗车辆的追踪、车流统计等。 目前，车牌识别系统大多都是基于PC平台的，其优势是实现容易，但是成本高、实时性不强、稳定性不高等缺点使其不能广泛推广。为了克服以上的缺点，且满足识别速度和识别率的要求，本文在原有车牌识别硬件系统设计的基础上做了一定的改进(原系统在图像采集、接口通信、系统稳定、脱机工作等方面存在一定问题)，与团队成员一起设计出了新的车牌识别硬件系统，采用单DSP+FPGA和双DSP+FPGA双板子的方式来共同实现(本人负责单DSP+FPGA的原理图和PCB绘制，另一成员负责双DSP+FPGA的原理图和PCB绘制)。 本文所涉及的该车牌硬件系统，主要工作由以下几个部分组成： 1.团队共同完成了新车牌识别系统的硬件设计，采用两个板子实现。其中，本人负责单DSP+FPGA板子绘制。 2.团队一起完成了整个系统的硬件电路调试。主要分为如下模块进行调试：电源，DSP，FPGA，SAA7113H视频解码器，LCD液晶显示和UART接口等。 3.负责完成了整个系统的DSP应用程序设计。采用DSP/BIOS操作系统来构建系统的框架，添加了多个任务对象进行管理系统的调度；用CSL编写了DSP上的底层驱动：完成了车牌识别算法在DSP上的移植与优化。 4.参与完成了部分FPGA程序的开发，主要包括图像采集、存储、传输几个模块等。 最终，本系统实现了高效、快速的车牌识别，各模块工作稳定，能脱机实现图像采集、传输、识别、结果输出和显示为一体化的功能；为以后进行高性能的车牌识别算法开发提供了一个很好的硬件平台。
上传时间： 2013-04-24
上传用户：slforest
随着计算机和自动化测量技术的日益发展，测量仪器和计算机的关系日益密切。计算机的很多成果很快就应用到测量和仪器领域，与计算机相结合已经成为测量仪器和自动测试系统发展的必然趋势。高度集成的现场可编程门阵列（FPGA）是超大规模集成电路和计算机辅助设计技术发展的结果，由于FPGA器件具备集成度高、体积小、可以利用基于计算机的开发平台，用编写软件的方法来实现专门硬件的功能等优点，大大推动了数字系统设计的单片化、自动化，缩短了单片数字系统的设计周期、提高了设计的灵活性和可靠性。 本文研究基于网络的高速数据采集系统的设计与实现问题。论文完成了以FPGA结构为系统硬件平台，uClinux为核心的系统的软件平台设计，进行信号的采集和远程网络监测的功能。 论文从软硬件两方面入手，阐述了基于FPGA器件进行数据采集的硬件系统设计方法，以及基于uClinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述语言在Xilinx公司提供的ISE辅助设计软件中实现FPGA编程。将微处理器MicroBlaze、数据存储器、程序存储器、以太网控制器、数模转换控制器等数字逻辑电路通过CoreConnect技术用OPB总线集成在同一个FPGA内部，形成一个可编程的片上系统（SOPC）。采用基于FPGA的SOPC设计的突出优点是不必更换芯片就可以实现设计的改进和升级，同时也可以降低成本和提高可靠性。 软件方面，为了更好更有效地管理和拓展系统功能，移植了uClinux到MicroBlaze软处理器上，设计实现了平台上的ADC设备驱动程序和数据采集应用程序。并通过修订内核，实现了利用以太网TCP/IP协议来访问数据采集程序获得的数据。
上传时间： 2013-05-23
上传用户：晴天666
近年来，语音识别研究大部分集中在算法设计和改进等方面，而随着半导体技术的高速发展，集成电路规模的不断增大与各种研发技术水平的不断提高，新的硬件平台的推出，语音识别实现平台有了更多的选择。语音识别技术在与DSP、FPGA、ASIC等器件为平台的嵌入式系统结合后，逐渐向实用化、小型化方向发展。 本课题通过对现有各种语音特征参数与孤立词语音识别模型进行研究的基础上，重点探索基于动态时间规整算法的DTW模型在孤立词语音识别领域的应用，并结合基于FPGA的SOPC系统，在嵌入式平台上实现具有较好精度与速度的孤立词语音识别系统。 本系统整体设计基于DE2开发平台,采用基于Nios II的SOPC技术。采用这种解决方案的优点是实现了片上系统，减少了系统的物理体积和总体功耗；同时系统控制核心都在FPGA内部实现，可以极为方便地更新和升级系统，大大地提高了系统的通用性和可维护性。 此外，由于本系统需要大量的高速数据运算，在设计中作者充分利用了Cyclone II芯片的丰富的硬件乘法器，实现了语音信号的端点检测模块，FFT快速傅立叶变换模块，DCT离散余弦变换模块等硬件设计模块。为了提高系统的整体性能，作者充分利用了FPGA的高速并行的优势，以及配套开发环境中的Avalon总线自定义硬件外设，使系统处理数字信号的能力大大提高，其性能优于传统的微控制器和普通DSP芯片。 本论文主要包含了以下几个方面： （1）结合ALTERA CYCLONE II芯片的特点，确定了基于FPGA语音识别系统的总体设计，在此基础上进行了系统的软硬件的选择和设计。 （2）自主设计了纯硬件描述语言的驱动电路设计，完成了高速语音采集的工作，并且对存储数据芯片SRAM中的原始语音数据进行提取导入MATLAB平台测试数据的正确性。整个程序测试的方式对系统的模块测试起到重要的作用。 （3）完成高速定点256点的FFT模块的设计，此模块是系统成败的关键，实现高速实时的运算。 （4）结合SOPC的特性，设计了人机友好接口，如LCD显示屏的提示反馈信息等等，以及利用ALTERA提供的一些驱动接口设计完成用户定制的系统。 （5）进行了整体系统测试，系统可以较稳定地实现实时处理的目的，具有一定的市场潜在价值。
上传时间： 2013-05-23
上传用户：ABCD_ABCD
随着现代DSP、FPGA等数字芯片的信号处理能力不断提高，基于软件无线电技术的现代通信与信息处理系统也得到了更为广泛的应用。软件无线电的基本思想是以一个通用、标准、模块化的硬件系统作为其应用平台，把尽可能多的无线及个人通信和信号处理的功能用软件来实现，从而将无线通信新系统、新产品的开发逐步转移到软件上来。另一方面，现代信号处理系统对数据的处理速度、处理精度和动态范围的要求也越来越高，需要每秒完成几千万到几百亿次运算。因此研制具备高速实时信号处理能力的通用硬件平台越来越受到业界的重视。 @@ 目前的高速实时信号处理系统一般均采用DSP+FPGA的架构，其中DSP主要负责完成系统通信和基带信号处理算法，而FPGA主要完成信号预处理等前端算法，并提供系统常用的各种外部接口逻辑。本文的主要工作就在于完成通用型高速实时信号处理系统的FPGA软件设计。 @@ 本文提出了一种基于多DSP与FPGA的通用高速实时信号处理系统的架构。综合考虑各方面因素，作者选择使用两片ADSP-TS201浮点DSP以混合耦合模型构成系统信号处理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系统所需的各种接口，包括与ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外设接口。此外，作者还选择了ADSP-BF533定点DSP加入系统当中以扩展系统音视频信号处理能力，体现系统的通用性。 @@ 基于FPGA的嵌入式系统设计正逐渐成为现代FPGA应用的一个热点。结合课题需要，作者以Xilinx公司的MicroBlze软核处理器为核心在Virtex-5片内设计了一个嵌入式系统，完成了对CF卡、DDR2 SDRAM存储器的读写控制，并利用片内集成的三态以太网MAC硬核模块，实现了系统与上位PC机之间的以太网通信链路。此外，为扩展系统功能，适应未来可能的软件升级，进一步提高系统的通用性，还将嵌入式实时操作系统μC/OS-II移植到MicroBlaze处理器上。 @@ 最后，作者介绍了基于Xilinx RocketIO GTP收发器的高速串行传输设计的关键技术和基本的设计方法，充分体现了目前高速实时信号处理系统的发展要求和趋势。 @@关键词：高速实时信号处理；FPGA；Virtex-5；嵌入式系统；MicroBlaze
上传时间： 2013-05-17
上传用户：wangchong
