通过核来泛化的判别分析（GDA）代码，MATLAB写的。
上传时间： 2013-12-22
上传用户：大融融rr
uboot针对三星公司的s3c2410（arm920T核）的初始化源代码。
上传时间： 2014-01-08
上传用户：wys0120
关于FPGA的一些常识及含IP核的VHDL设计源代码。
上传时间： 2013-12-11
上传用户：xmsmh
VHDL中IP核之参数化触发器中文使用介绍
上传时间： 2014-01-16
上传用户：宋桃子
VHDL中IP核之参数化加减法器中文使用介绍
上传时间： 2014-01-15
上传用户：cursor
完整的用VERILOG语言开发的USB2.0 IP核源代码，包括文档、仿真文件
上传时间： 2015-07-09
上传用户：维子哥哥
本书主要介绍Altera公司的软核CPU——nios和采用该CPU进行嵌入式系统设计的流程与方法。并以此为着眼点，介绍Altera的片上可编程系统SOPC的设计原理与实践技术，引领读者在低投入的情况下，较快地进入片上系统soc的殿堂。
上传时间： 2013-12-13
上传用户：haoxiyizhong
本书以Altera公司开发的NIOS嵌入式处理器软核为例，介绍了嵌入式处理器的组成原理和开发应用。介绍NIOS系统设计和c程序编程与调试。
上传时间： 2015-07-17
上传用户：yph853211
IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则 asyn_fifo.veo 给出了例化该核方式（或者在 Edit－>Language Template->COREGEN 中找到 verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库 的模块，仿真时该文件也要加入工程。
上传时间： 2014-01-05
上传用户：顶得柱
Xilinx FPGA 的IP核，实现FFT功能的
上传时间： 2013-12-12
上传用户：han_zh
