遗传算法是一种基于自然选择原理的优化算法，在很多领域有着广泛的应用。但是，遗传算法使用计算机软件实现时，会随着问题复杂度和求解精度要求的提高，产生很大的计算延时，这种计算的延时限制了遗传算法在很多实时性要求较高场合的应用。为了提升运行速度，可以使用FPGA作为硬件平台，设计数字系统完成遗传算法。和软件实现相比，硬件实现尽管在实时性和并行性方面具有很大优势，但同时会导致系统的灵活性不足、通用性不强。本文针对上述矛盾，使用基于功能的模块化思想，将基于FPGA的遗传算法硬件平台划分成两类模块：系统功能模块和算子功能模块。针对不同问题，可以在保持系统功能模块不变的前提下，选择不同的遗传算子功能模块完成所需要的优化运算。本文基于Xilinx公司的Virtex5系列FPGA平台，使用VerilogHDL语言实现了伪随机数发生模块、随机数接口模块、存储器接口/控制模块和系统控制模块等系统功能模块，以及基本位交叉算子模块、PMX交叉算子模块、基本位变异算子模块、交换变异算子模块和逆转变异算子模块等遗传算法功能模块，构建了系统功能构架和遗传算子库。该设计方法不仅使遗传算法平台在解决问题时具有更高的灵活性和通用性，而且维持了系统架构的稳定。本文设计了多峰值、不连续、不可导函数的极值问题和16座城市的旅行商问题 (TSP)对遗传算法硬件平台进行了测试。根据测试结果，该硬件平台表现良好，所求取的最优解误差均在1％以内。相对于软件实现，该系统在求解一些复杂问题时，速度可以提高2个数量级。最后，本文使用FPGA实现了粗粒度并行遗传算法模型，并用于 TSP问题的求解。将硬件平台的运行速度在上述基础上提高了近1倍，取得了显著的效果。关键词：遗传算法，硬件实现，并行设计，FPGA，TSP
上传时间： 2013-06-15
上传用户：hakim
微弱信号检测装置 四川理工学院 刘鹏飞、梁天德、曾学明 摘要： 本设计以TI的Launch Pad为核心板，采用锁相放大技术设计并制作了一套微弱信号检测装置，用以检测在强噪声背景下已知频率微弱正弦波信号的幅度值，并在液晶屏上数字显示出所测信号相应的幅度值。实验结果显示其抗干扰能力强，测量精度高。 关键词：强噪声；微弱信号；锁相放大；Launch Pad Abstract: This design is based on the Launch Pad of TI core board, using a lock-in amplifier technique designed and produced a weak signal detection device, to measure the known frequency sine wave signal amplitude values of the weak in the high noise background, and shows the measured signal amplitude of the corresponding value in the liquid crystal screen. Test results showed that it has high accuracy and strong anti-jamming capability. Keywords: weak signal detection; lock-in-amplifier; Launch Pad 1、引言 随着现代科学技术的发展，在科研与生产过程中人们越来越需要从复杂高强度的噪声中检测出有用的微弱信号，因此对微弱信号的检测成为当前科研的热点。微弱信号并不意味着信号幅度小，而是指被噪声淹没的信号，“微弱”也仅是相对于噪声而言的。只有在有效抑制噪声的条件下有选择的放大微弱信号的幅度，才能提取出有用信号。微弱信号检测技术的应用相当广泛，在生物医学、光学、电学、材料科学等相关领域显得愈发重要。 2、方案论证 针对微弱信号的检测的方法有很多，比如滤波法、取样积分器、锁相放大器等。下面就针对这几种方法做一简要说明。 方案一：滤波法。 在大部分的检测仪器中都要用到滤波方法对模拟信号进行一定的处理，例如隔离直流分量，改善信号波形，防止离散化时的波形混叠，克服噪声的不利影响，提高信噪比等。常用的噪声滤波器有：带通、带阻、高通、低通等。但是滤波方法检测信号不能用于信号频谱与噪声频谱重叠的情况，有其局限性。虽然可以对滤波器的通频带进行调节，但其噪声抑制能力有限，同时其准确性与稳定性将大打折扣。
上传时间： 2013-11-04
上传用户：lty6899826
名称 管脚 说 明 A0-A11 1-8、10-13 地址管脚,用于进行地址编码,可置为“0”,“1”,“f”(悬空), D0-D5 7-8、10-13 数据输入端，有一个为“1”即有编码发出，内部下拉 Vcc 18 电源正端（＋） Vss 9 电源负端（－） TE 14 编码启动端，用于多数据的编码发射，低电平有效； OSC1 16 振荡电阻输入端，与OSC2所接电阻决定振荡频率； OSC2 15 振荡电阻振荡器输出端； Dout 17 编码输出端（正常时为低电平）
上传时间： 2013-11-24
上传用户：zhishenglu
AT89LP216是一款低功耗、高性能CMOS8位单片机，它有2k字节ISPFlash存储器。产品生产采用Atmel的高密度非易失性存储器技术而且和工业标准de的MCS51指令集相兼容。AT89LP216基于一个加强性CPU内核，每时钟周期读取单子节指令。在经典8051结构中，每次读取需要6个时钟周期，使得执行指令需要12、24或者48个时钟周期。在AT89LP216CPU中，指令只需要1到4个时钟周期就可以达到传统8051速度的6到12倍。70％的指令字节数与执行的时钟周期数相等，而且其他指令只需要一个额外时钟。在相同功耗下增强型CPU内核可达到20MIPS，而传统8051CPU只能达到4MIPS。相反地，在相同的工作速率下，新CPU内核比传统的8051拥有更低的时钟速率和功耗。AT89LP216也拥有下列标准的特性：2K字节ISPFlash存储器，128字节RAM、多达12个I/O口、2个16位定时器/计数器，两PWM输出，一个可编程看门狗定时器，一个全双工串口，一个串行外围接口，一个内部RC振荡器，片上石英振荡器和一个4级、6矢量中断系统。AT89LP216里的两个定时器/计数器增加了两个新模式。模式0可以被设置为9到16位的定时器/计数器，模式1可被设置位16位自动装载定时器/计数器。此外，定时器/计数器可以独立驱动PWM输出。AT89LP216里面的I/O口能被独立配置为4种工作模式的其中一种。在准双工模式中，I/O口的工作模式和传统8051一样。在输入模式中，接口是三态门。推挽输出模式提供足够的CMOS驱动，开漏模式则起到一个下拉的作用。另外，Port1的所有8个引脚可以作为通用中断接口。AT89LP216的I/O口能承受的电压可超出电源电压达到5.5V。当器件的电源电压为2.4V而I/O口输入5.5V时，所有I/O口的反向电流总和不超过100μA。
上传时间： 2013-10-24
上传用户：曹云鹏
单片机原理及应用实验指导书 第一部分 系统介绍一、系统的特点EL 型微机教学实验系统旨在提高实验者的动手能力、分析解决问题的能力，系统具有以下特点：1、系统采用了模块化设计，实验系统功能齐全，涵盖了微处理器教学实验课程的大部分内容。2、系统采用了开放式的结构设计，通二组相对独立的总线最多可同时扩展二块应用实验板，用户可根据需要购置相应的实验板，降低了成本，提高了灵活性，便于升级换代。3、配有两块可编程器件EPM7064/ATF1502，一块被系统占用。另一块供用户实验用。两块器件皆可通过JTAG 接口在线编程。使用十分方便。4、系统配有LED 数码管显示和点阵式液晶显示模块，二者的接口都对用户开放，方便用户灵活使用。5、系统配有完善的输入键盘，方便用户灵活编程。6、灵活的电源接口：配有PC 机电源插座，可有PC 提供电源。另外还配有外接开关电源，提供所需的+5V、±12V，其输入为220V 的交流电。7、系统的联机运行模式：配有系统调试软件，系统调试软件分为DOC 版和WINDOWS 版两种，均为中文多窗口界面。调试程序时可以同时打开寄存器窗口、内存窗口、变量窗口、反汇编窗口、波形显示窗口等等，极大的方便了用户的程序调试。该软件集源程序编辑、编译、链接、调试于一体，每项功能均为中卫下拉菜单，简明易学。经常使用的功能均备有热键，这样可以提高程序的调试效率。调试软件不仅支持汇编语言，而且还支持C 语言编辑、编译调试。8、系统的单机运行模式：系统在没有与计算机连接的情况下，自动运行在单机模式，在此模式下，用户可通过键盘输入运行程序（机器码），和操作指令，同时将输入信息及操作的结果在LED 数码管上显示出来。9、系统的功能齐全，可扩展性（数据总线、地址总线、控制总线为用户开放）亦能轻松满足其课程设计、毕业设计使用等。二、系统概述1、微处理器： 8031，它的P1 口、T0、EX0、EX1、RXD、TXD、RD、WR 皆对用户开放，供用户使用。2、时钟频率：6.0MHz3、存储器：程序存储器与数据存储器统一编址，最多可达64K，板载ROM（监控程序27C256）16K，RAM（程序存储器6264）8K 供用户下载实验程序，可达到32K；RAM（数据存储器6264）8K 供用户程序使用，可扩展达32K。（RAM 程序存储器与数据存储器不可同时扩展至32K，具体与厂家联系）。（见图1-1：存储器组织图）。在程序存储器中：20000H----2FFFFH 为监控程序存储器区，用户不可使用，3000H----3FFFH 为用户数据存储区。4000H----7FFFH 为实验程序存储器区，供用户下载实验程序8000H----CF9FH，CFF0H------FFFFH 为用户CPLD 实验区段，用户可在此段空间编程。CFA0H----CFDFH 系统I/O 区，用户可用但不可更改。
上传时间： 2013-10-21
上传用户：kiklkook
CLK:时钟信号 CMD:双向命令和响应信号 DAT0-3:双向数据信号 VDD,VSS:电源和地信号 SD模式下允许有一个主机, 多个从机(即多个卡), 主机可以给从机分别地址. 主机发 命令有些命令是发送给指定的从机,有些命令可以以广播形式发送. SD模式下可以选择总线宽度, 即选用几根DAT信号线, 可以在主机初始化后设置
标签： 协议
上传时间： 2013-10-11
上传用户：daxigua
输入/输出（I/O）接口是CPU与外设间信息交换的桥梁，是一个过渡性的电路，在单片机中和CPU集成在一块芯片上。介绍输入输出口的内容中，着重讲述SPCE061A单片机的较特殊的并行I/O结构，以及SPCE061A I/O口的特殊能力。单片机内部CPU与外设间所传递信息的性质、传送方式、传送速度和电平各不相同，所以CPU与外设之间不是简单的直接相连，必须借助于I/O接口这个过渡电路才能协调起来。 并行I/O接口：CPU数据转换为电平的最基本途径；外设电平转换为CPU识别的数据的最基本途径；SPCE061A 并行I/O特性独立的I/O口逻辑电平（VDDIO） 可接VDDIO范围：3.3~5.5V。多种输入方式 悬浮、上拉、下拉输入方式，适应不同的外围器件对接口要求。按位设置每一位I/O口 可按位设置每一位的输入输出方式、状态。
上传时间： 2013-11-19
上传用户：sssnaxie
通过Xilinx Spartan-6 FPGA 的Multiboot特性,允许用户一次将多个配置文件下载入Flash中,根据不同时刻的需求,在不掉电重启的情况下,从中选择一个来重配置FPGA,实现不同功能,提高器件利用率,增加系统安全性,降低系统成本。
标签： Xilinx-Spartan MultiBoot FPGA
上传时间： 2013-11-04
上传用户：z1191176801
IAR的应用
上传时间： 2013-10-23
上传用户：wanqunsheng
SCPI是现代可程控仪器的一种采用树状分层结构的标准命令集，被广泛的应用于各种智能仪器的控制和测试中。根据SCPI树形结构的特点，使用VC++中的ODBC技术，创建并查询SCPI命令集的数据库，使用VC++中的CTreeCtrl控件，生成SCPI的命令树，方便得到SCPI命令的完整路径，同时完成了SCPI命令集解释器的设计。
上传时间： 2014-12-31
上传用户：tzrdcaabb
