编码器倍频、鉴相电路在FPGA中的实现
上传时间: 2013-11-08
上传用户:38553903210
为实现某专用接口装置的接口功能检测,文中详细地介绍了一种34位串行码的编码方式,并基于FPGA芯片设计了该类型编码的接收、发送电路。重点分析了电路各模块的设计思路。电路采用SOPC模块作为中心控制器,设计简洁、可靠。试验表明:该设计系统运行正常、稳定。
上传时间: 2013-11-12
上传用户:xiaowei314
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S(255,223)编码系统;利用Quartus II 9.0作为硬件仿真平台,用硬件描述语言Verilog_HDL实现编程,并且通过JTAG接口与EP3C10连接。R-S(Reed-Solomon)码是一类纠错能力很强的特殊的非二进制BCH码,能应对随机性和突发性错误,广泛应用于各种通信系统中和保密系统中。R-S(255,223)码能够检测32字节长度和纠错16字节长度的连续数据错误信息。
标签: CycloneIII RS编码
上传时间: 2013-11-07
上传用户:exxxds
The VHDL Cookbook是 是VHDL编码书籍。
上传时间: 2013-11-13
上传用户:zhengjian
XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上传时间: 2013-11-19
上传用户:yyyyyyyyyy
针对固定码长Turbo码适应性差的缺点,以LTE为应用背景,提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长,平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法,对 Turbo编译码系统模块化设计后优化统一,经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明,系统运行稳健可靠,并具有良好的移植性;集成化一体设计,为LTE标准下Turbo码 ASIC的开发提供了参考。
上传时间: 2013-10-28
上传用户:d815185728
为了克服已有的双向MIMO中继系统模型中预编码技术计算量大的缺点,提出了一种基于双向MIMO系统的三时段预编码策略,给出了该策略的模型和算法。该模型的中继节点预均衡各信道状态信息影响(CSI)后将合并信号分时段发送给不同通信节点,简化了传统中继转发矩阵对多信道信息的联合设计。理论计算和仿真结果表明,该策略在性能和复杂度之间得到了良好的折衷
上传时间: 2014-12-28
上传用户:拢共湖塘
最新蓝牙标准V4.0在Android平台上的应用
上传时间: 2013-11-10
上传用户:lchjng
在两跳MIMO中继通信系统的预编码相关研究中,提出了一种级联预编码算法,该算法把两跳系统的预编码分解成两个独立的部分,从而把预编码问题转化成为求源节点到中继节点的预编码过程以及中继节点到目的节点的过程。本文使用MMSE准则,在简化迭代算法复杂度的同时,与一种只在中继节点进行联合优化的算法进行比较,由仿真可以看出,本文算法有一定的性能提升。
上传时间: 2013-11-12
上传用户:xiaoyuer
无线通讯标准入门级参考资料
上传时间: 2013-11-02
上传用户:bruce5996