电气标准资料，电气控制线路的绘图原则及标准，请大家一起使用，
标签： 电气标准
上传时间： 2013-04-24
上传用户：huazi
最新的研究进展是OFDM的出现，并且在2000年出现了第一个采用此技术的无线标准(HYPERLAN-Ⅱ)。由于它与TDMA及CDMA相比能处理更高数据速率，因此可以预想在第四代系统中也将使用此技术。 宽带应用和高速率数据传输是OFDM调制/多址技术通信系统的重要特征之一。作者通过参与国家863计划项目“OFDM通信系统”一年以来的研发工作，对OFDM通信系统及相关技术有了深入的理解，积累了大量实际经验，并在相关工作中取得了部分研究成果。 另一方面，关于宽带自适应均衡技术的研究在近年来也引起了广泛的关注。它是补偿信道畸变的重要的技术之一。作者通过参与该项目FPGA部分的开发与调试工作，基于单片FPGA实现了均衡部分；此外，作者在频域自适应均衡算法方面也取得了一些理论成果。 本文的主体部分就是根据上述工作的内容展开的。 首先介绍了本课题相关技术的发展情况，主要包括：OFDM系统的技术原理、技术优势、历史和现状，均衡技术的特点和发展等。末尾叙述了本课题的来源和研究意义，并简介了作者的主要工作和贡献。确定将WSSUS分布和瑞利衰落作为本文研究的信道模型。主要分析了常用的时域均衡器，均是单载波非扩频数字调制中常用到的均衡器和均衡算法，为接下来的进一步研究作理论参考。 接着，论述了均衡必须用到的信道估计技术。重点就该方案的核心算法(频域均衡算法)进行了数学上进行了较深入的研究，建立系统模型，并据此推导了三种频域均衡的算法：频域消除HICI，Gauss-Seidel迭代算法，频域线性内插。采用WSSUS信道模型进行了计算机仿真，得出了采用这些均衡算法在不同条件下的性能曲线。并且系统地、有重点地对该方案的原理和实质进行了较深入的讨论。归纳比较了各种算法的算法复杂度和能达到的性能，并且结合信道纠错编解码进行了细致的分析。进一步尝试设计了无线局域网OFDM系统的设计，采用典型的欧洲Hyperlan2系统为例，把研究成果引入到实际的整个系统中来看。结合具体的系统指出了该均衡算法在抗衰落和相位偏移方面的应用。 最后，描述了利用Xilinx的xc2v3000-4FG676型号芯片针对OFDM系统实现频域自适应均衡的方法，主要给出了设计方法、时序仿真结果和处理速度估值等；并结合最新的FPGA发展动态和特点，对基于FPGA实现其他均衡算法的升级空间进行了讨论。 本文的结束语中，对作者在本文中所作贡献进行了总结，并指出了仍有待深入研究的几个问题。
上传时间： 2013-04-24
上传用户：ahljj
加密算法一直在信息安全领域起着极其重要的作用,它直接影响着国家的安全和发展.随着计算机技术的飞速发展,原有的数据加密标准(DES)已不能满足人们的保密要求.在未来的20年内,高级数据加密标准(AES)将替代DES成为新的数据加密标准.在不对原有应用系统作大的改动的情况下,3-DES算法有了很大的生存空间.该文介绍了DES和3-DES算法的概要,给出了一种电路实现模型,并基于XILINX公司的FPGA器件设计了IP核,介绍了I P核设计中主要模块的设计方法.最后对该IP核进行了分析,给出它的性能参数.该课题系统地论述了基3-DES算法的密码IP核设计全过程.文章首先阐述了该设计的课题背景,给出了使用VHDL方法设计密码电路的特点和研究思路和特点,然后对IP核的设计环境和密码算法进行了介绍.在此基础上,详细讨论了3-DES算法的密码芯片设计方法和各个电路模块实现的结构图,包括算法电路、译码电路、接口电路和控制模块电路等.通过对各个模块设计的介绍,阐明了使用VHDL语言设计专用集成电路的原理和特点.
上传时间： 2013-04-24
上传用户：萌萌哒小森森
近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.
上传时间： 2013-05-31
上传用户：yuying4000
ISO和ITU-T制定的一系列视频编码国际标准的推出，开创了视频通信和存储应用的新纪元。从H.261视频编码建议，到H.262/3、MPEG-1/2/4等都有一个共同的不断追求的目标，即在尽可能低的码率(或存储容量)下获得尽可能好的图像质量。 本课题的研究建立在目前主流的压缩算法的基础上，综合出各种标准中实现途径的共性和优势，将算法的主体移植于FPGA(FieldProgrammableGateArray)平台上。凭借该种类嵌入式系统配置灵活、资源丰富的特点，建立一个可重构的内核处理模块。进一步的完善算法(运算速度、精度)和外围系统后，就可作为专用视频压缩编码器进行门级电路设计的原型，构建一个片上可编程的独立系统。 编码器设计有良好的应用前景，通过使用离散余弦变换和熵编码，对运动图像从空间上进行压缩编码，使得编码后的数据流适合于传输、通信、存储和编辑等方面的要求。同时，系统的设计将解码的工作量大幅度降低，功能模块在作适当的改动后可为解码器的参考设计使用。 研究所涉及的各功能模块都进行了系统性的仿真和综合，满足工程样机的前期研发需要。
上传时间： 2013-04-24
上传用户：xiangwuy
随着无线通信的应用日益广泛，无线通信系统的种类也越来越繁杂，但是由于不同通信系统的工作频段、调制方式、通信协议等原理结构上存在差异而极大限制了不同系统之间的互通。软件无线电摆脱了硬件体系结构的束缚，成为解决不同通信体制之间互操作问题和开展多种通信业务的最佳途径，具有巨大的商业和军事价值，被喻为无线电通信领域一次新的技术革命。 本文首先回顾了软件无线电的提出和发展现状，然后论述了软件无线电的基本理论和数学模型。在此理论和模型的基础上，设计了软件无线电接收机的硬件平台。该平台包括射频部分、中频处理部分和基带处理部分。射频部分由天线和无线接收机组成；中频部分先将接收机输出的模拟信号数字化，然后再通过FPGA实现下变频；基带部分主要由DSP和嵌入式系统组成，完成解调、同步等处理并可以进行一些其他的应用。其中的嵌入式系统的主处理器是基于ARM7-TDMI内核的LPC2200芯片，为了实现开发的方便在此芯片上移植了uC/OS-Ⅱ嵌入式时实内核。 软件无线电接收机是一个很庞大的体系，其中的数字下变频器DDC是一个非常关键的组成部分，在这部分中可方便的对接收频段、滤波器特性等进行编程控制，极大的提高了通信设备的性能和灵活性，因此本文的重点在于数字下变频器的设计与实现。实现下变频的方法有很多种，由于FPGA在速度和灵活性上的优势，其应用也越来越广泛，因此主要采用了居于领导地位的XILINX公司的SPATAN-Ⅱ芯片来实现数字下变频的功能。
上传时间： 2013-04-24
上传用户：mfhe2005
随着星载电子系统复杂度、小型化需求的提高，SoC已经成为应对未来星载电子系统设计需求的解决途径。为了简化设计流程并且提高部件的可重用性，在目前的SoC设计中引入了称之为平台的体系结构模板，用它来描述采用已有的标准核来开发SoC的方法。在星载电子系统中常用部件的分类设计，最终建立一个包括多种功能部件，互连部件和处理部件的设计平台，从而有效的提高星载电子系统的设计能力。在当前NASA和ESA的空间应用中，PCI总线广泛作为背板总线和局部总线，有鉴于此，本研究选择PCI总线作为星载电子系统设计平台要提供的一个互连部件对其进行设计。 针对这一需求，本论文采用自项向下的设计方法对PCI总线从设备控制器的设计与实现进行了研究，对PCI总线协议做了深刻的分析，完成了PCI总线目标设备控制器的设计，采用Verilog HDL对其进行了RTL级的描述。 在该课题的研究中，采用了目前集成电路设计中常见的自顶向下设计方法，使用硬件描述语言Verilog HDL对其进行描述，重点分析了PCI总线设备控制器的设计。以PCI总线协议的分析和理解为基础，对PCI总线设备控制器进行了功能分析和结构划分。根据PCI总线设备控制器的功能和结构划分，对PCI总线目标设备控制器的设计思路和各个子模块电路的设计和实现进行了详细的分析阐述，并且通过编写测试激励程序完成了功能仿真。应用FPGA作为物理验证和实现载体，进行了面向FPGA的电路综合，进行了布局布线后的时序仿真，证明所实现的PCI目标设备控制器符合基本功能要求，在以上基础上完成了PCI目标设备控制器的FPGA实现。通过这整个论文的工作，按照设计、仿真、综合验证及布局布线的步骤，完成了PCI总线目标设备控制器IP软核的设计。
上传时间： 2013-06-07
上传用户：tccc
在信道编码的发展进程中，编码研究人员一直致力于追寻性能尽可能的接近Shannon极限，且译码复杂度较低的信道编码方案。1993年Berrou等提出了Turbo码，这种码在接近香农极限的低信噪比下仍能够获得较低的误码率，它的出现在编码界引起了广泛的关注，并成为编码研究领域最新的发展方向之一。但Turbo码也有其缺点，由于交织器的存在，致使译码复杂度高，译码时延长且因为低码重码字，存在错误平台现象。在Turbo码的基础上，1994年，Pyndiah等提出了Turbo乘积码，Turbo乘积码继承了Turbo码的优点，又因为Turbo乘积码的构造采用了线性分组码，所以译码方法比Turbo码简单。Turbo乘积码近年来开始被广泛到应用到各种通信场合，大有取代传统的卷积码之势。 本文首先围绕Turbo乘积码的编译码原理，阐述了涉及到的基础知识；又据Turbo乘积码目前的应用状况，回顾了Turbo码的发展历史；其次，根据Turbo乘积码的构造原理，探讨了构造的方法，交织类型，子码的选择及子码的性能；再次，研究了Turbo乘积码的概率译码，基于外信息的迭代算法，研究了Chase的译码算法；最后通过软件仿真实现了该迭代译码算法，得到的结果达到了通信接收的要求。 本文还初步的阐述了Turbo乘积码硬件实现系统的设计方案。据实际工作中碰到的非标准信号，给出了整体模块设计图，及相应模块的功能和模块问连接的各种参数。并实现了模态下的同步搜索和去除相位模糊功能。最后根据研究中碰到的各种问题，提出了下一步工作建议和研究方向。
上传时间： 2013-07-02
上传用户：ndyyliu
AES是美国于2000年10月份确立的高级加密标准，该标准的反馈链路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全数据网络的关键，要保证在公众网上传输的信息不被窃取和偷听，必须对数据进行加密。在不影响网络性能的前提下，快速实现数据加密/解密，对于开发高性能的安全路由器、安全网关等对数据处理速度要求高的通信设备具有重要的意义。 在目前可查询的基于FPGA技术实现AESCBC的设计中，最快的加/解密速度达到700Mbps/400MHZ。商用CPU奔腾4主频3.06，用汇编语言编写程序，全部资源用于加密解密，最快的加密解密速度可以达到1.4Gbps。但根据国外测试结果表明，即使开发的路由器本身就基于高性能的双64位MIPS网络处理器，软件加密解决方案仅能达到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前几种实现AESCBC的方法有缺点的情况下，在深入研究影响硬件快速实现AESCBC难点基础上，设计出一种适应于报文加密解密的硬件快速实现AESCBC的方案，在设计中采用加密解密和密钥展开并行工作，实现了在线提供子密钥。在解密中采用了双队列技术，实现了报文解密和子密钥展开协调工作，提高了解密速度。 本文在quartus全面仿真设计方案的基础上，全面验证了硬件实现AESCBC方案的正确性，全面分析了本设计加密解密的性能。并且针对设计中的流水线效率低的问题，提出改善流水线性能的方案，设计出报文级并行加密解密方案，并且给出了硬件实现VPN的初步方案。实现了单一模块加密速度达到1.16Gbps，单一模块解密速度达到900Mbps，多个模块并行工作加密解密速度达到6.4Gbps。 论文最后给出了总结与展望。目前实现的AESCBC算法，只能通过仿真验证其功能的正确性，还需要下载到芯片上做进一步的验证。要用硬件实现整个IPSec，还要进一步开发基于FPGA的技术。总之，为了适应路由器发展的需求，还有很多技术需要研究。
上传时间： 2013-05-29
上传用户：wangzhen1990
作为一项正在兴起的无线应用服务,无线局域网已在机场、校园、会议室、甚至在家庭都有所应用.它正叩开高速无线数据业务市场的大门.目前,无线局域网仍处于众多标准共存时期.每一标准的背后都有大公司或者大集团的支持.在众多无线局域网协议中IEEE802.11a协议是很有特色的一个,它的优势在于采用了正交频分复用(OFDM)方式来传输数据,该技术可帮助提高速度和改进信号质量,并可克服干扰,因此得到众多关注.为了让这种高速的局域网真正应用到实际中,我们的项目就是要在硬件上实现基于IEEE802.11a协议的OFDM系统的发射机和接收机,而本文的主要工作就是用FPGA实现这个系统的内接收机.内接收机主要包括同步估计和信道估计.但是目前OFDM系统中包括同步、信道编码、信道估计、用户检测、降低峰均比等一些关键技术在具体实现上还存在着一些困难.许多文献对这些关键技术基本停留在理论上的讨论,与具体的实现还存在很大的差距.因此本文通过研究同步和信道估计的多种算法的性能和其实现的复杂度,提出一种适合在IEEE802.11a协议环境下的同步算法和信道估计,用FPGA加以实现.首先本文总结了目前OFDM系统信道估计的算法.在此基础上详细的讨论了基于IEEE802.11a协议的OFDM系统可以采用的信道估计方法:(1)提出了借助训练序列的LS估计法和LS-average估计法,分别在AWGN信道和多径信道对这两种方法进行了比较,证明无论在哪种信道环境下后者性能都要好于前者.为了能够进一步提高信道估计器的性能,在LS-average算法的基础上提出了消噪算法(NRA).(2)提出了借助导频的DFT插值算法.其次本文总结了目前OFDM系统同步的算法.OFDM系统同步包括定时同步和载波同步,其中定时同步又分为符号同步和抽样同步.本文主要是研究定时同步,而载波同步只是简单的讨论,因为在这项目中这是另有负责人.本文针对基于IEEE802.11a协议的OFDM系统把定时同步分为粗定时同步和细定时同步.然后分别对粗定时同步和细定时同步进行了详细的讨论.其中对粗定时同步的方法有:利用短训练序列和利用循环前缀,并对这两种方法进行了比较.对细定时同步是利用导频来跟踪.最后根据前面两章提出的算法所分析的结果,以及突发OFDM系统的信号和信道特征,选取了其中一种信道估计算法和定时同步算法,结合合作伙伴所提出的载波同步算法一起用FPGA实现整个基于IEEE802.11a协议的OFDM系统的内接收机,并分别测试了各个模块的性能以及综合模块的性能.
上传时间： 2013-05-26
上传用户：zhengzg
