各种有限状态机的设计。 VHDL源代码。
上传时间： 2013-12-18
上传用户：songnanhua
FPGA控制AD程序,ADC,DAC转换接口.rar 有限状态机控制AD采样.rar
上传时间： 2017-03-24
上传用户：zwei41
编译原理课程中通过有限状态机模型实现判定输入字符串是否为实数的源程序。
上传时间： 2013-12-07
上传用户：JIUSHICHEN
有限状态机及其设计技术是实用数字系统设计中的重要组成部分,也是实现高效可靠逻辑控制的重要途径,本程序为单进程moore型有限状态机底层设计源代码.
上传时间： 2014-11-18
上传用户：nanshan
基于有限状态机的VHDL交通灯程序， 其中包括两种不同的思路；设计两种控制器 读者还可以根据实际应用更改设计，十分方便。
上传时间： 2017-08-10
上传用户：gmh1314
空调系统有限状态机的硬件描述 使用VHDL语言 注释详细 想要的赶紧下载吧
上传时间： 2017-08-25
上传用户：努力努力再努力
基于FPGA有限状态机的数据采集系统，实现对高速AD转换的控制。
上传时间： 2014-01-04
上传用户：极客
有限状态机状态转换，模拟实现状态转换使用hashtable
上传时间： 2017-09-18
上传用户：赵云兴
有限状态机的设计——LCD显示控制实验，用VHDL编写程序，整片报告
上传时间： 2013-12-17
上传用户：nanfeicui
FSM 分两大类：米里型和摩尔型。 组成要素有输入(包括复位)，状态(包括当前状态的操作)，状态转移条件，状态的输出条件。 设计FSM 的方法和技巧多种多样，但是总结起来有两大类：第一种，将状态转移和状态的操作和判断等写到一个模块(process、block)中。另一种是将状态转移单独写成一个模块，将状态的操作和判断等写到另一个模块中(在Verilog 代码中，相当于使用两个“always” block)。其中较好的方式是后者。其原因 如下： 首先FSM 和其他设计一样，最好使用同步时序方式设计，好处不再累述。而状态机实现后，状态转移是用寄存器实现的，是同步时序部分。状态的转移条件的判断是通过组合逻辑判断实现的，之所以第二种比第一种编码方式合理，就在于第二种编码将同步时序和组合逻辑分别放到不同的程序块(process，block) 中实现。这样做的好处不仅仅是便于阅读、理解、维护，更重要的是利于综合器优化代码，利于用户添加合适的时序约束条件，利于布局布线器实现设计。显式的 FSM 描述方法可以描述任意的FSM(参考Verilog 第四版)P181 有限状态机的说明。两个 always 模块。其中一个是时序模块，一个为组合逻辑。时序模块设计与书上完全一致，表示状态转移，可分为同步与异步复位。
标签： 状态
上传时间： 2013-10-23
上传用户：yupw24
