摘要： 文章运用多种数字电子技术和模拟电子技术设计了一款能产生正弦波、方波和宽频带白噪声波的多功能函数发生器，本信号发生器以比较廉价实用的Atmel公司的8位AVR微处理器Atmega128作为核心，采用模拟电路技术和近几年比较流行的直接数字合成技术(DDS)及其代表芯片AD9851搭建了信号发生电路。整个系统包含键盘输入和128 x 64宽屏LCD显示，信号种类、频率等所有设置全部数字操作完成，本系统能产生步进1 Hz、最高频率10 MHz的正弦波和方波，并且精度在97％l,X上，同时系统还能产生宽频带白噪声波。系统有人性化的欢迎界面和简单的操作系统，功耗极低，迎合了当今全球节能减排的趋势
上传时间： 2013-10-09
上传用户：gundan
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-17
上传用户：看到了没有
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-12-17
上传用户：debuchangshi
USB2.0频谱分析仪是一种高分辨率的动态信号谱分析系统，既可用于中低频低通信号的分析和处理（最高频率不超过20MHZ），也可用于频率很高的带通信号的分析和处理。
上传时间： 2013-12-20
上传用户：silenthink
1．了解数字信号处理系统的一般构成； 2．掌握奈奎斯特抽样定理。 为方便实现，实验中更换了一种表现形式，即抽样频率固定（10KHz），通过改变输入模拟信号的频率来展示低通抽样定理。我们可以通过研究抽样频率和模拟信号最高频率分量的频率之间的关系，来验证低通抽样定理。
上传时间： 2013-12-21
上传用户：ljmwh2000
LCD1602显示，在不增加外部计数硬件的情况下，本软件可测最高频率是460KHZ
上传时间： 2013-12-16
上传用户：JIUSHICHEN
模拟信号经过 (A/D) 变换转换为数字信号的过程称为采样，信号采样后其频谱产生了周期延拓，每隔一个采样频率 fs，重复出现一次。为保证采样后信号的频谱形状不失真，采样频率必须大于信号中最高频率成分的两倍，这称之为采样定理
上传时间： 2019-04-25
上传用户：297764642
高性能 32 位 RISC 内核，最高频率 288MHz， 支持 DSP指令，集成 FPU 支持浮点运算 FFT 加速器：最大支持 1024 点复数 FFT/IFFT 运算，或者是 2048 点的实数 FFT/IFFT 运算 集成 320KB SRAM， 32KB I-Cache， 32KB DCache 内置 16Mbit FLASH，存储代码及数据 内置一次性烧录存储器可以保存用户密码 2线 SDP（Serial Debug Port）调试口，具备断 点调试和代码追踪能力 40个中断向量 4层中断优先级
上传时间： 2022-04-24
上传用户：bluedrops
ADS1256 是TI（Texas I nstruments ）公司推出的一款低噪声高分辨率的24 位Si gma - Delta（"- #）模数转换器（ADC）。"- #ADC 与传统的逐次逼近型和积分型ADC 相比有转换误差小而价格低廉的优点，但由于受带宽和有效采样率的限制，"- #ADC 不适用于高频数据采集的场合。该款ADS1256 可适合于采集最高频率只有几千赫兹的模拟数据的系统中，数据输出速率最高可为30K 采样点／秒（SPS），有完善的自校正和系统校正系统， SPI 串行数据传输接口。本文结合笔者自己的应用经验，对该ADC 的基本原理以及应用做简要介绍。ADs1256 的总体电气特性下面介绍在使用ADs1256 的过程中要注意的一些电气方面的具体参数：模拟电源（AVDD ）输入范围+ 4 . 75V !+ 5 .25V，使用的典型值为+ 5 .00V；数字电源（DVDD ）输入范围+ 1 . 8V !+ 3 .6V，使用的典型值+ 3 .3V；参考电压值（VREF= VREFP- VREFN）的范围+ 0 .5V!+ 2 .6V，使用的典型值为+ 2 .5V；耗散功率最大为57mW；每个模拟输入端（AI N0 !7 和AI NC M）相对于模拟地（AGND）的绝对电压值范围在输入缓冲器（BUFFER）关闭的时候为AGND-0 .1 !AVDD+ 0 . 1 ，在输入缓冲器打开的时候为AGND !AVDD-2 .0 ；满刻度差分模拟输入电压值（VI N = AI NP -AI NN）为+ ／-（2VREF／PGA）；数字输入逻辑高电平范围0 .8DVDD!5 .25V（除D0 !D3 的输入点平不可超过DVDD 外），逻辑低点平范围DGND!0 .2DVDD；数字输出逻辑高电平下限为0 .8DVDD，逻辑低电平上限为0 .2DVDD，输出电流典型值为5mA；主时钟频率由外部晶体振荡器提供给XTAL1和XTAL2 时，要求范围为2 M!10 MHz ，仅由CLKI N 输入提供时，范围为0 .1 M!10 MHz 。
上传时间： 2022-06-10
上传用户：
术语和定义下列术语和定义适用于本标准。3.1 微波 Microwaves微波是电磁波按频谱划分的定义,是指波长从1m至0.1mm范围内的电磁波, 其相应的频率从0.3GHz至3000GHz。这段电磁频谱包括分米波(频率从0.3GHz至3GHz)\厘米波(频率从3GHz至30GHz)\毫米波(频率从30GHz至300GHz)和亚毫米波(频率从300GHz至3000GHz,有些文献中微波定义不含此段)四个波段（含上限，不含下限）。具有似光性、似声性、穿透性、非电离性、信息性五大特点。3.2 射频 RF(Radio Frequency)射频是电磁波按应用划分的定义,专指具有一定波长可用于无线电通信的电磁波。频率范围定义比较混乱，资料中有30MHz至3GHz, 也有300MHz至40GHz,与微波有重叠;另有一种按频谱划分的定义, 是指波长从1兆m至1m范围内的电磁波, 其相应的频率从30Hz至300MHz；射频（RF）与微波的频率界限比较模糊，并且随着器件技术和设计方法的进步还有所变化。3.3 射频 PCB 及其特点考虑PCB设计的特殊性,主要考虑PCB上传输线的电路模型。由于传输线采用集总参数电路模型和分布参数电路模型的分界线可认为是l/λ≥0.05.(其中,l是几何长度； λ是工作波长).在本规范中定义射频链路指传输线结构采用分布参数模型的模拟信号电路。PCB线长很少超过50cm,故最低考虑30MHz频率的模拟信号即可；由于超过3G通常认为是纯微波,可以考虑倒此为止；考虑生产工艺元件间距可达0.5mm，最高频率也可考虑定在30GHz，感觉意义不大。综上所述，可以考虑射频PCB可以定义为具有频率在30MHz至6GHz范围模拟信号的PCB，但具体采用集总还是分布参数模型可根据公式确定。由于基片的介电常数比较高，电磁波的传播速度比较慢，因此，比在空气中传播的波长要短，根据微波原理，微带线对介质基片的要求：介质损耗小，在所需频率和温度范围内，介电常数应恒定不变，热传导率和表面光洁度要高，和导体要有良好的沾附性等。对构成导体条带的金属材料要求：导电率高电阻温度系数小，对基片要有良好的沾附性，易于焊接等。
上传时间： 2022-07-22
上传用户：
