这是E1芯片时隙提取的Protel图，具有非常好的参考价值
上传时间： 2017-08-15
上传用户：huangld
随着TD—SCDMA技术的不断发展，TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富，室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世，可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手，重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙，实现业务的不对称性，但是多路数字中频所构成的系统成本高和控制的复杂性，以及TDD双工模式下，系统的峰均比随时隙数增加而增加，对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台，一方面软件算法可以有效保证时隙分配的准确性，保证对前端控制器的开关控制，以及对上下行功率读取计算和子帧的灵活提取，另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力，有效的控制TDD系统的峰均比，有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现，DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成；而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法，可以降低相邻信道的溢出，更有效的降低CF值。将DUC/CFR以单片FPGA实现，能很好提高RRU性能，减少其硬件结构，降低成本，降低功耗，增加外部环境的稳定性。
上传时间： 2013-07-20
上传用户：rishian
随着TD—SCDMA技术的不断发展，TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富，室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世，可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手，重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙，实现业务的不对称性，但是多路数字中频所构成的系统成本高和控制的复杂性，以及TDD双工模式下，系统的峰均比随时隙数增加而增加，对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台，一方面软件算法可以有效保证时隙分配的准确性，保证对前端控制器的开关控制，以及对上下行功率读取计算和子帧的灵活提取，另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力，有效的控制TDD系统的峰均比，有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现，DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成；而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法，可以降低相邻信道的溢出，更有效的降低CF值。将DUC/CFR以单片FPGA实现，能很好提高RRU性能，减少其硬件结构，降低成本，降低功耗，增加外部环境的稳定性。
上传时间： 2013-04-24
上传用户：18752787361
本文简要介绍一种基于Monte Carlo模型和时隙驱动相结合的WCDMA R99 HSDPA网络规划仿真模型，并通过该模型对一则案例在动态功率分配和静态功率分配情况下分别进行仿真。在最后部分，文章给出仿真结果，讨论联合载频和独立载频吞吐量差别，并分析功率分配方式对下行吞吐量和资源利用率的影响。
上传时间： 2013-11-08
上传用户：ljmwh2000
为提高发电机并联供电时负载分配均衡性，以运X飞机分布式环形配电网络为背景，运X飞机配电系统中的八台发电机采用分组并联的方式接入配电网，选取前舱配电系统上的两台发电机，研究当两台直流发电机分组并联时的负载分配均衡性条件，以及影响负载均衡分配的因素，更进一步提出负载均衡分配的解决方法。
上传时间： 2013-11-05
上传用户：zhanditian
针对无线传感器网络的节点能量有限，且在进行信息传输时存在数据冲突、传输延时等问题，提出并设计了基于最大生存周期的无线传感器网络数据融合算法。该算法将整个网络中的节点分成多个簇，并根据节点的传输范围，将每个簇中的节点均匀分布，每个节点根据自己的本地信息和剩余能量选择通信方式向簇头节点传输数据，从而形成传输数据的最短路径；并根据集中式TDMA（时分多址）调度模型，运用基于微粒群的Pareto优化方法，使得网络在完成规定的信息传输时每个节点耗费的平均时隙和平均能耗最优。仿真结果表明，上述算法不但可以最大化网络的生存时间，还可以有效的降低数据融合时间，减少网络延时。
上传时间： 2014-12-29
上传用户：看到了没有
1）针对loT组寻呼的连接场景，在下一代移动通信网络中应用NB-IOT技术的基础之上，将网络优化的重点放到尽可能地保证1oT设备的随机接入性能上。为此，本文提出一种基于时隙散射的1oT组寻呼随机接入优化策略。首先为1oT组寻呼的连接场景建立基于排队论的数学模型：接着通过数学公式推导山初始状态时散射到各个时隙的1oT设备数，从而得出具体的时隙散射算法。系统仿真结果表明，本文提出的方案在1oT设备数增加时，依然能够有效地保证1oT设备的随机接入性能。2）针对具有特定功能的10T混合连接场景，将网络优化的重点放到保证时延敏感度高的业务的随机接入性能上。为此，本文提出一种基于前导码组合的随机接入优化方案。主要的思想是用不同的前导码组合来表征不同业务的优先级，从而避免了静态或半静态前导码分配方案的缺点。本文给出了组合两个前导码的具体方案并推导出相应的不同优先级业务的接入性能公式，通过系统仿真可以得到，本文提出的方案在保证低优先级业务吞吐量的同时能够有效地保证了高优先级业务的时延需求。与此同时，本文提出的方案适用于具有不同时延敏感度的H2H与loT混合连接场景3）针对海量连接的1oT业务连接场景，在未来5G移动通信系统的服务定制化平台下，将网络优化的重点放到提高系统资源利用率上。本文根据1oT包小而多的特点，提出聚合策略，并给出具体的包聚合逻辑。针对多小站交叉覆盖的区域，提出基于1oT流量聚合的资源分配机制。实验仿真表明，针对1oT小包的聚合模块能够有效地节省系统资源，提高系统的资源利用率。
上传时间： 2022-06-19
上传用户：默默
无线传感网有TDMA和CSMA两种基本的MAC协议方案。欣仰邦LoRa技术实现TDMA算法组网系统，LoRa-TDMA的优点是：低成本实现小规模组网。基于TDMA的MAC协议实现信道分配的机制简单成熟，它没有CSMA竞争机制的碰撞和重传问题，而是为无线传感器网络中每个节点分配独立的时隙用于数据发送或接收TDMA信号的前导字和CZT（chirp z-transform）算法的高频率分辨率特性，设计了适于低信噪比信号的宽范围载波同步改进算法。数据传输时不需要过多的控制信息，且节点在空闲时能够及时进入睡眠状态.因而在节点无移动且网络部署情况已知的场景，采用TDMWA方式进行通信，可避免信道冲突以及冲突引起的丢包和能量损耗；TDMA信号的前导字进行数据辅助（DA）型载波同步，有效地缩小了低信噪比信号的频偏范围；再利用CZT算法进一步缩小频偏范围，最后利用非数据辅助型（NDA）自相关函数法得到精确的载波频偏。改进算法的计算复杂度略高于宽范围自相关函数法，而远低于宽范围LR算法。通过仿真比较，改进算法对低信噪比（SNR）环境（3-6dB）中的信号具有良好且稳定的估计性能。保证数据传输的实时性和可靠性；令节点在不工作期间进入睡眠状态，以保存能量.这些特点很适合无线传感网中的节能要求.
上传时间： 2022-07-23
上传用户：d1997wayne
本论文针对6kV/400kW三相异步电动机的中压变频器试验装置，从分析目前中压变频器常用的主回路拓扑入手，详细阐述并分析了本文研究的单元串联型中压变频器控制系统。 本文首先从理论上分析了多单元串联型中压变频器脉宽控制原理。然后，把一种高性能的V/f控制方案引入中压变频器控制系统。通过矢量补偿定子压降，进行转差补偿和对电机电流进行限制控制，实现了具有很好的低频性能并具有防“跳闸”等功能的V/f控制方案。 同时，本文将Siemens公司通用变频器的时隙、连接纸的概念运用到中压变频器控制领域。增加了系统的可变性，自由性和方便性。设计了具有系统组态功能的模块化软件，其中着重对控制软件中的几个重要功能进行了分析讨论。这些重要功能模块有：控制字和状态字、顺序控制、V/f曲线、给定积分器、基于电压补偿的输出自动稳压算法、通讯功能等。 中压变频器在实验室设计为6kV/22kW试验系统，实际设计为6kV/400kW的变频系统装置。本文给出了实验室调试结果及分析。实验结果表明，该中压变频器能够安全、稳定地运行。
上传时间： 2013-04-24
上传用户：mingaili888
随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.
上传时间： 2013-07-16
上传用户：asdkin
