时间芯片

16QAM接收机解调芯片的FPGA实现

描述了一个用于微波传输设备的16QAM接收机解调芯片的FPGA实现,芯片集成了定时恢复、载波恢复和自适应盲判决反馈均衡器(DFE),采用恒模算法(CMA)作为均衡算法。芯片支持高达25M波特的符号速率,在一片EP1C12Q240C8(ALTERA)上实现,即将用于量产的微波传输设备中。\\r\\n

标签： FPGA QAM 16 接收机

上传时间： 2013-08-22

上传用户：23333
基于FPGA加密芯片设计论文（AES和DES算法）

基于FPGA加密芯片设计论文（AES和DES算法）

标签： FPGA AES DES 加密

上传时间： 2013-08-29

上传用户：weixiao99
FPGA 数字电路时序时延路径建立时间保持时间

关键词：FPGA 数字电路时序时延路径建立时间保持时间

标签： FPGA 数字电路保持时序

上传时间： 2013-08-31

上传用户：梧桐
自己现在用的CPLD下载线原理图用74HC244芯片\r\n

自己现在用的CPLD下载线，用74HC244芯片\r\n要注意设置下载模式

标签： CPLD 244 74 HC

上传时间： 2013-08-31

上传用户：dancnc
采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来

采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来

标签： Verilog FPGA 语言控制

上传时间： 2013-09-01

上传用户：喵米米米
RSA密码芯片的FPGA实现

RSA密码芯片的FPGA实现\r\n请有需要的人来下载

标签： FPGA RSA 密码芯片

上传时间： 2013-09-01

上传用户：tangsiyun
一段控制1394芯片的cpld的verilog程序

这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.

标签： verilog 1394 cpld 控制

上传时间： 2013-09-04

上传用户：pkkkkp
本教程定位于FPGA/CPLD的快速入门。以ALTERA公司的芯片和相应的开发软件为目标载体进行阐述

本教程定位于FPGA/CPLD的快速入门。以ALTERA公司的芯片和相应的开发软件为目标载体进行阐述，本教程阐述了ALTERA主要系列芯片PLD芯片的结构和特点以及相应的开发软件MAX和Plusa和Quartus的使用

标签： ALTERA FPGA CPLD 教程

上传时间： 2013-09-05

上传用户：llwap
EDA系统软件ispDesignExpert System 环境下进行数字系统设计

本设计的基本要求是以复杂可编程逻辑器件CPLD为基础，通过在EDA系统软件ispDesignExpert System 环境下进行数字系统设计，熟练掌握该环境下的功能仿真，时间仿真，管脚锁定和芯片下载。本系统基本上比较全面的模拟了计数式数字频率计，广泛应用于工业、民用等各个领域，具有一定的开发价值。

标签： ispDesignExpert System EDA 系统软件

上传时间： 2013-09-05

上传用户：文993
CADENCE 芯片版图设计工具VIRTUSO/DIVA/DRACULA 入门手册

CADENCE 芯片版图设计工具VIRTUSO/DIVA/DRACULA 入门手册

标签： CADENCE VIRTUSO DRACULA DIVA

上传时间： 2013-09-06

上传用户：truth12