虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

时间芯片

  • 射频基站芯片FM1722应用设计.rar

    射频基站芯片FM1722应用设计.................

    标签: 1722 FM 射频

    上传时间: 2013-06-16

    上传用户:cxl274287265

  • 光伏发电系统逆变技术研究.rar

    在能源枯竭及环境污染问题日益严重的今天,光伏发电是未来可再生能源应用的一种重要方法。本文以光伏逆变技术为研究对象,对光伏系统最大功率点跟踪方法、光伏智能充电控制策略、光伏并网系统拓扑结构与控制方法、光伏并网与有源滤波统一控制方法等问题进行了深入研究。 在扰动观测法的基础上,提出了一种直接电流控制最大功率点跟踪方法,通过检测变换器输出电流进行最大功率点跟踪控制,简化控制算法,同时省去了扰动观测法中的电压和电流传感器,降低系统成本。 研究了一种实用的光伏系统蓄电池充电控制策略,将最大功率点跟踪与智能充电控制有机结合在一起,充分利用光伏电池的输出功率,缩短充电时间,提高充电效率;研究了一种全数字式逆变器,通过电压有效值外环和瞬时值内环的双闭环控制,既能保证系统输出电压的稳态精度,又能保证瞬变负载条件下的动态特性。研制了一套3kW光伏独立发电系统并进行了实验验证。 针对住宅型光伏并网逆变器体积小、性能价格比高的要求,研究了一种基于导抗变换器的并网逆变器拓扑结构,相比于传统电流型逆变器,本拓扑省去了笨重的电抗器,同时利用高频变压器进行能量传递和电气隔离,进一步降低了系统损耗和体积,降低系统成本。 经研究发现,由于导抗变换器的固有特性,采用传统的SPWM调制方法将导致并网逆变器输出平顶饱和的非正弦电流,造成对电网的谐波污染,提出了一种新型改进调制模式。该方法可以实现高功率因数、低谐波并网发电。根据上述理论分析,研制了一台3kW单相光伏并网逆变器,实验结果验证了理论分析的正确性。 研究了一种三相电流型并网逆变器拓扑结构及其控制方法,采用改进调制模式对其进行控制,在谐波抑制方面取得了满意的效果。提出的三相并网逆变方案,相比于传统三相并网逆变器,具有如下显著优点:系统中任意一相都是一个独立的子系统,不受其它相影响,即使在某一相或某两相损坏的情况下,剩余相也能正常运行,增加了系统的冗余性;在三相电网不平衡情况下,本方法也能提供稳定的三相电流,增加系统抗电网波动能力。初看起来本方案使用的导抗变换器和变压器有3套,但是每相承受的功率容量只有系统总功率的三分之一,这样可以选用较小容量的器件,有利于高频电感和变压器的制作和生产。提出了一种基于导抗变换器的三相电流型逆变器实现方案,利用导抗变换器将输入直流电压变换为高频正弦电流,经高频变压器隔离及电流等级变换后进行裂相调制,输出为三相正弦电流。该方法不仅省去了传统电流型逆变器直流侧电抗器,而且采用高频变换进行功率传输,减小了隔离变压器及输出滤波器的体积,有利于装置的小型化和降低成本。 针对光伏电池输出电压较低的问题,研究了一种单级式三相升压型并网逆变器,通过一级变换同时实现升压和DC/AC变换功能,并且提出了一种基于DSP芯片的控制策略,本方法仅用一个电压传感器就能替代原先的三个电压传感器:每个载波周期短路相只进行一次开关动作,同时任何时刻只有2个开关管导通,可有效降低系统的开关损耗和导通损耗;由于采用DSP控制,具有控制灵活、稳定性高、成本低、并网电能质量好,便于功率调节等优点。 提出了一种光伏并网与有源滤波兼用的统一控制策略,在同一套装置上既实现光伏并网发电,又实现谐波补偿,克服目前的光伏发电装置白天发电、夜间停机的不足,提高系统利用率。详细分析了无功电流和谐波电流的检测方法、光伏并网发电有功指令电流的生成方法及电流环控制器和电压环控制器的设计方法,并对光伏并网发电与有源滤波统一控制模式和单一有源滤波模式进行了讨论,仿真和实验结果验证了所提出的系统结构及控制策略的正确性和可行性。

    标签: 光伏发电系统 逆变 技术研究

    上传时间: 2013-04-24

    上传用户:dancnc

  • 基于DSP控制的交流电子负载的研究.rar

    各类交流电源在产品开发过程中都需要进行长时间的带载测试,以检验其电气性能。传统使用电阻、电感和电容这类无源元件作为负载的测试方法存在参数调节不方便、发热量大、耗能等诸多缺点。为克服传统测试方法的不足,本文研究了一种带能量回馈功能的交流电子负载装置,采用交直交变换结构,由具有公共直流母线的两级电压型PWM整流器组成。通过控制前级PWM整流器的输入功率因数,在其输入端模拟不同阻抗特性的负载;后级PWM整流器工作在并网逆变状态,将被测试电源发出的电能回馈至电网进行循环利用。 交流电子负载属于一种测试设备,需要实现用户交互、通讯、监控等功能,因此采用了以DSP芯片为核心的数字控制方案。本文首先探讨了数字控制技术对变换器性能的影响,重点讨论了当数字脉宽调制器精度不足时会引起输出产生极限环振荡的问题。分析了极限环振荡产生的原因,并以BUCK、BOOST和BUCK-BOOST三种基本变换器的数字控制器设计为例,推导出了为避免极限环振荡,数字脉宽调制器应满足的最小精度要求。在MATLAB中建立了数字控制器的仿真模型,设计了一台数字控制BUCK变换器实验样机,仿真和实验结果验证了理论分析的正确性。 根据处理电能方式的不同,交流电子负载可分为能量消耗型和能量回馈型两大类。本文首先针对交流电源产品的功能性测试应用场合,提出了一种新的能量消耗型交流电子负载结构和相应的控制方法。然后重点介绍了能量回馈型交流电子负载的工作原理及其控制策略。分析了功率电路中主要元件参数的选取方法。其中,对工作在任意功率因数情况下的单相PWM整流器中交流滤波电感的取值作了重点讨论。在Saber软件中建立了系统的仿真模型,设计了一台以TMS320F2812 DSP芯片为控制核心的能量回馈型交流电子负载原理样机,仿真和实验结果验证了系统方案的可行性和正确性。最后针对交流电子负载的并网能量回馈功能,初步分析了一种基于正反馈思想的并网系统孤岛检测方法,并进行了仿真验证。

    标签: DSP 控制 交流电子

    上传时间: 2013-07-29

    上传用户:zlf19911217

  • 射频卡基站芯片U2270B的原理及应用.rar

    RFID 低频基站芯片开发及应用文档 方便开发

    标签: U2270B 射频卡 基站芯片

    上传时间: 2013-05-15

    上传用户:qiao8960

  • 基于FPGA的IDE固态硬盘控制器的设计与实现.rar

    固态硬盘是一种以FLASH为存储介质的新型硬盘。由于它不像传统硬盘一样以高速旋转的磁盘为存储介质,不需要浪费大量的寻道时间,因此它有着传统硬盘不可比拟的顺序和随机存储速度。同时由于固态硬盘不存在机械存储结构,因此还具有高抗震性、无工作噪音、可适应恶劣工作环境等优点。随着计算机技术的高速发展,固态硬盘技术已经成为未来存储介质技术发展的必然趋势。 本文以设计固态硬盘控制芯片IDE接口部分为项目背景,通过可编程逻辑器件FPGA,基于ATA协议并使用硬件编程语言verilog,设计了一个位于设备端的IDE控制器。该IDE控制器的主要作用在于解析主机所发送的IDE指令并控制硬盘设备进行相应的状态迁移和指令操作,从而完成硬盘设备端与主机端之间基本的状态通信以及数据通信。论文主要完成了几个方面的内容。第一:论文从固态硬盘的基本结构出发,分析了固态硬盘IDE控制器的功能性需求以及寄存器传输、PIO传输和UDMA传输三种ATA协议主要传输模式所必须遵循的时序要求,并概括了IDE控制器设计的要点和难点;第二:论文设计了IDE控制器的总体功能框架,将IDE控制器从功能上分为寄存器部分、顶层控制模块、异步FIFO模块、PIO控制模块、UDMA控制模块以及CRC校验模块六大子功能模块,并分析了各个子功能模块的基本工作原理和具体功能设计;第三:论文以设计状态机流程和主要控制信号的方式实现了各个具体子功能模块并列举了部分关键代码,同时给出了主要子功能模块的时序仿真图;最后,论文给出了基于PIO传输模式和基于UDMA传输模式的具体指令操作流程实现,并通过SAS逻辑分析仪和QuartusⅡ对IDE控制器进行了功能测试和分析,验证了本论文设计的正确性。

    标签: FPGA IDE 固态硬盘

    上传时间: 2013-07-31

    上传用户:liangrb

  • 基于FPGA利用FFT算法实现GPSCA码捕获的研究.rar

    随着中国二代导航系统的建设,卫星导航的应用将普及到各个行业,具有自主知识产权的卫星导航接收机的研究与设计是该领域的一个研究热点。在接收机的设计中,对于成熟技术将利用ASIC芯片进行批量生产,该芯片是专用芯片,一旦制造成型不能改变。但是对于正在研究的接收机技术,特别是在需要利用接收机平台进行提高接收机性能研究时,利用FPGA通用可编程门阵列芯片是非常方便的。在FPGA上的研究成果,一旦成熟可以很方便的移植到ASIC芯片,进行批量生产。本课题就是基于FPGA研究GPS并行捕获技术的硬件电路,着重进行了其中一个捕获通道的设计和实现。 GPS信号捕获时间是影响GPS接收机性能的一个关键因素,尤其是在高动态和实时性要求高的应用中或者对弱GPS信号的捕获方面。因此,本文在滑动相关法基础上引出了基于FFT的并行快速捕获方法,采用自顶向下的方法对系统进行总体功能划分和结构设计,并采用自底向上的方法对系统进行功能实现和验证。 本课题以Xilinx公司的Spartan3E开发板为硬件开发平台,以ISE9.2i为软件开发平台,采用Verilog HDL编程实现该系统。并利用Nemerix公司的GPS射频芯片NJ1006A设计制作了GPS中频信号产生平台。该平台可实时地输出采样频率为16.367MHz的GPS数字中频信号。 本课题主要是基于采样率变换和FFT实现对GPS C/A码的捕获。该算法利用平均采样的方法,将信号的采样率降低到1.024 MHz,在低采样率下利用成熟的1024点FFT IP核对C/A码进行粗捕,给出GPS信号的码相位(精度大约为1/4码片)和载波的多普勒频率,符合GPS后续跟踪的要求。 同时,由于FFT算法是以资源换取时间的方法来提高GPS捕获速度的,所以在设计时,合理地采用FPGA设计思想与技巧优化系统。基于实用性的要求,详细的给出了基于FFT的GPS并行捕获各个模块的实现原理、实现结构以及仿真结果。并达到降低系统硬件资源,能够快速、高效地实现对GPS C/A码捕获的要求。 本研究是导航研究所承担的国家863课题“利用多径信号提高GNSS接收机性能的新技术研究”中关于接收机信号捕获算法的一部分,对接收机的设计具有一定的参考价值。

    标签: GPSCA FPGA FFT

    上传时间: 2013-07-22

    上传用户:user08x

  • GSM接收机同步技术研究与基于FPGA和DSP的接收机设计.rar

    GSM是全球使用最为广泛的一种无线通信标准,不仅在民用领域,也在铁路GSM-R等专用领域发挥着极为重要的作用。由于无线信道具有瑞利衰落和延时效应,在通信系统的收发两端也存在不完全匹配等未知因素,因此接收的信号叠加有各种误差因素的影响。GSM接收机的实现离不开系统的同步,为了得到更好的同步质量,就必须对GSM基带同步技术进行研究,选择一种最合适的同步算法。GSM的同步既有时间同步,也有频率同步。 @@ 软件无线电是当前通信领域引入注目的热点之一。长期以来,GSM的接收和解调都是由专用的ASIC芯片来完成的,通过软件来实现GSM接收机的基带算法,体现了软件无线电技术的思想,选择用它们来实现的GSM接收机具有灵活、可靠、扩展性好的优点。 @@ 论文主要讨论GSM接收机同步算法与基于FPGA和DSP的GSM接收机设计, @@  主要内容包括: @@ 通过相关理论知识的学习,设计验证了GSM基带同步算法。对FB时间同步,讨论了包络检测和FFT变换两种不同的方法;对SB时间同步,介绍实相关和复相关两种方法;对频率同步,给出了一种对FB运用相关运算来精确估计频率误差的算法。 @@ 设计了使用GSM射频收发芯片RDA6210并通过实验室的ALTERA EP3C25FPGA开发板进行控制的GSM射频端的解决方案,论文对RDA6210的性能和控制方式进行了详细的介绍,设计了芯片的控制模块,得到了下变频后的GSM基带信号。 @@ 设计了基于RF前端+FPGA的GSM接收机方案。利用ALTERA EP2S180开发平台来完成基带数据的处理。针对ALTERA EP2S180开发平台模数转换器AD9433的特点使用THS4501设计了单独的差分运算放大器模块;设计了平台的数据存储方案并将该平台得到的基带采样数据用于同步算法的仿真。 @@ 设计了基于RF前端+DSP的GSM接收机方案。利用模数转换器AD9243、FPGA芯片和TMS320C6416TDSP芯片来完成基带数据的处理。设计了McBSP+EDMA传输的数据存储方案。 @@ 给出了接收机硬件测试的结果,从多方面验证了所设计硬件平台的可靠性。 @@关键词:GSM接收机;同步;RF; FPGA;DSP;

    标签: FPGA GSM DSP

    上传时间: 2013-07-01

    上传用户:sh19831212

  • 基于FPGA的分布式采集系统时钟同步控制技术研究与实现.rar

    随着电子技术的快速发展,各种电子设备对时间精度的要求日益提升。在卫星发射、导航、导弹控制、潜艇定位、各种观测、通信等方面,时钟同步技术都发挥着极其重要的作用,得到了广泛的推广。对于分布式采集系统来说,中心主站需要对来自于不同采集设备的采集数据进行汇总和分析,得到各个采集点对同一事件的采集时间差异,通过对该时间差异的分析,最终做出对事件的准确判断。如果分布式采集系统中的各个采集设备不具有统一的时钟基准,那么得到的各个采集时间差异就不能反映出实际情况,中心主站也无法准确地对事件进行分析和判断,甚至得出错误的结论。因此,时钟同步是分布式采集系统正常运作的必要前提。 目前国内外时钟同步领域常用的技术有GPS授时技术,锁相环技术和IRIG-B 码等。GPS授时技术虽然精度高,抗干扰性强,但是由于需要专用的GPS接收机,若单纯使用GPS 授时技术做时钟同步,就需要在每个采集点安装接收机,成本较高。锁相环是一种让输出信号在频率和相位上与输入参考信号同步的技术,输出信号的时钟准确度和稳定性直接依赖于输入参考信号。IRIG-B 码是一种信息量大,适合传输的时间码,但是由于其时间精度低,不适合应用于高精度时钟同步的系统。基于上述分析,本文结合这三种常用技术,提出了一种基于FPGA的分布式采集系统时钟同步控制技术。该技术既保留了GPS 授时的高精确度和高稳定性,又具备IRIG-B时间码易传输和低成本的特性,为分布式采集系统中的时钟同步提供了一种新的解决方案。 本文中的设计采用了Ublox公司的精确授时GPS芯片LEA-5T,通过对GPS芯片串行时间信息解码,获得准确的UTC时间,并实现了分布式采集系统中各个采集设备的精确时间打码。为了能够使整个分布式采集系统具有统一的高精度数据采集时钟,本论文采用了数模混合的锁相环技术,将GPS 接收芯片输出的高精度秒信号作为参考基准,生成了与秒信号高精度同步的100MHZ 高频时钟。本文在FPGA 中完成了IRIG-B 码的编码部分,将B 码的准时标志与GPS 秒信号同步,提高了IRIG-B 码的时间精度。在分布式采集系统中,IRIG-B时间码能直接通过串口或光纤将各个采集点时间与UTC时间统一,节约了各点布设GPS 接收机的高昂成本。最后,通过PC104总线对时钟同步控制卡进行了数据读取和测试,通过实验结果的分析,提出了改进方案。实验表明,改进后的时钟同步控制方案具有很高的时钟同步精度,对时钟同步技术有着重大的推进意义!

    标签: FPGA 分布式 采集

    上传时间: 2013-08-05

    上传用户:lz4v4

  • s3c2440芯片中文手册.rar

    s3c2440芯片中文手册,不要错过呀,好东西,想要的速度下载

    标签: s3c2440 芯片

    上传时间: 2013-04-24

    上传用户:abc123456.

  • FPGA中多标准可编程IO端口的设计.rar

    现场可编程门阵列(FPGA,Field Programmable Gate Array)是可编程逻辑器件的一种,它的出现是随着微电子技术的发展,设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的设计周期尽可能短,最好是在实验室里就能设计出合适的ASIC芯片,并且立即投入实际应用之中。现在,FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一,它的主要作用是提供封装引脚到CLB之间的接口,将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路,并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能,在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言,可选的I/O资源的特性包括:IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现,该课题是成都华微电子系统有限公司FPGA大项目中的一子项,目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块;同时针对以前设计的I/O模块不支持双端标准的缺点,要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路,与单端标准比较,LVDS具有很多优点: (1)LVDS传输的信号摆幅小,从而功耗低,一般差分线上电流不超过4mA,负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小,从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化,单端信号摆幅为400mV,这样允许输入共模电压从0.2V到2.2V范围内变化,也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺,辅助Xilinx公司FPGA开发软件ISE,设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构,它有灵活的可配置性和出色的适应能力,能支持大量的I/O标准,其中包括单端标准,也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征,这些特点可以改进和简化系统级的设计,为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证,性能参数已达到预期标准。

    标签: FPGA 标准 可编程

    上传时间: 2013-05-15

    上传用户:shawvi