虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

时间研究

  • JPEG2000中小波变换的研究与FPGA实现

    JPEG2000是新一代图像压缩标准,JPEG2000与传统JPEG最大的不同,在于它放弃了JPEG所采用的以离散余弦变换(Discrete Cosine Transform)为主的区块编码方式,而采用以小波转换(Wavelet Transform)为主的多解析编码方式.离散小波变换算法是现代谱分析工具,在图像处理与图像分析领域正得到越来越广泛的应用.由于JPEG2000标准具有复杂的算法,全部用软件来实现将会占用很大的处理器时间开销和内存开销,尤其对于实时图像传输和处理系统,因而用硬件电路来实现JPEG2000标准的部分或全部,就具有重要的意义,本课题的目的就是用硬件电路来实现JPEG2000标准中的离散小波变换部分,论文研究的主要工作就是设计了一个符合JPEG2000标准的、高性能的多级二维离散小波变换的硬件电路.论文研究的内容主要分为两部分,第一部分首先分析了JPEG2000标准和离散小波变换的原理,重点研究了离散小波变换的快速算法,包括第一代小波变换所采用的卷积算法和第二代小波变换所采用的提升算法,然后具体分析了离散小波变换在JPEG2000中的具体实现.论文第二部分对两种离散小波变换快速算法的硬件实现进行了比较,并选择卷积滤波算法作为硬件实现的对象,并采用Daubechies9/7小波基.然后具体设计了离散小波变换的各个模块,所有的模块都是有硬件描述语言(Verilog HDL)来实现,经过仿真和逻辑综合,在一块自行设计的FPGA开发板上进行了验证.仿真和验证的结果表明了该小波变换的硬件电路符合JPEG2000标准,具有较高的速度和信噪比.

    标签: JPEG 2000 FPGA 小波变换

    上传时间: 2013-04-24

    上传用户:h886166

  • FPGA用于160Gbs高速光纤通信系统中PMD补偿的研究

    偏振模色散(PMD)是限制光通信系统向高速率和大容量扩展的主要障碍,尤其是160Gb/s光传输系统中,由PMD引起的脉冲畸变现象更加严重。为了克服PMD带来的危害,国内外已经开始了对PMD补偿的研究。但是目前的补偿系统复杂、成本高且补偿效果不理想,因此采用前向纠错(FEC)和偏振扰偏器配合抑制PMD的方法,可以实现低成本的PMD补偿。 在实验中将扰偏器连入光时分复用系统,通过观察其工作前后的脉冲波形,发现扰偏器的应用改善了系统的性能。随着系统速率的提高,对扰偏器速率的要求也随之提高,目前市场上扰偏器的速率无法满足160Gb/s光传输系统要求。通过对偏振扰偏器原理的分析,决定采用高速控制电路驱动偏振控制器的方法来实现高速扰偏器的设计。扰偏器采用铌酸锂偏振控制器,其响应时间小于100ns,是目前偏振控制器能够达到的最高速率,但是将其用于160Gb/s高速光通信系统扰偏时,这个速率仍然偏低,因此,提出采用多段铌酸锂晶体并行扰偏的方法,弥补铌酸锂偏振控制器速率低的问题。通过对几种处理器的分析和比较,选择DSP+FPGA作为控制端,DSP芯片用于产生随机数据,FPGA芯片具有丰富的I/O引脚,工作频率高,可以实现大量数据的快速并行输出。这样的方案可以充分发挥DSP和FPGA各自的优势。另外对数模转换芯片也要求响应速度快,本论文以FPGA为核心,完成了FPGA与其它芯片的接口电路设计。在QuartusⅡ集成环境中进行FPGA的开发,使用VHDL语言和原理图输入法进行电路设计。 本文设计的偏振扰偏器在高速控制电路的驱动下,可以实现大量的数据处理,采用多段铌酸锂晶体并行工作的方法,可以提高偏振扰偏器的速率。利用本方案制作的扰偏器具有高扰偏速率,适合应用于160Gb/s光通信系统中进行PMD补偿。

    标签: FPGA 160 Gbs PMD

    上传时间: 2013-04-24

    上传用户:suxuan110425

  • 基于FPGA的嵌入式MCU设计与应用研究

    随着电子技术和信息技术的发展,可编程逻辑器件的应用领域越来越宽。可编程SoC设计已成为SoC设计的新方法。论文介绍了可编程逻辑器件的设计方法和开发技术,并用硬件描述语言和FPGA/CPLD设计技术,探索和研究了基于FPGA的RISCMCU的设计与实现过程。 论文参照Mircochip公司的PICl6C5X单片机的体系结构,设计了8位RISCMCU。该嵌入式MCU设计采用了自顶向下的设计方法和模块化设计思想。MCU总体结构设计划分控制模块、ALU模块、存储模块三大模块。然后,对各模块的具体技术实现细节分别进行了阐述。论文中设计的MCU能实现PICl6C5X单片机33条指令中除OPTION、CLRWDT、SLEEP和TRIS四条指令以外的其余29条指令的功能,但应用是基于FPGA的,能与其他外设IP方便的结合在一起使用,比ASIC的PICl6C57X的应用更具灵活性。 软件仿真和硬件验证表明:所设计的嵌入式MCU在各方面均达到了一定的性能指标,在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作频率达21.88MHz。这些为自主设计R/SCMCU的IP核提供了值得借鉴的探索成果和设计思路,在通用控制领域也有一定的实用价值。 此外,论文中还介绍了三相SPWM控制模块的设计,该模块具有死区时间和载波比任意可调的特点,可以单独应用,也可以作为MCU的外设子模块应用。

    标签: FPGA MCU 嵌入式 应用研究

    上传时间: 2013-07-16

    上传用户:熊少锋

  • 基于FPGA的双自触发脉冲激光测距关键技术研究

    激光测距技术被广泛应用于现代工业测量、航空与大地的测量、国防及通信等诸多领域。本文从已获得广泛应用的脉冲激光测距技术入手,重点分析了近年提出的自触发脉冲激光测距技术(STPLR)特别是其中的双自触发脉冲激光测距技术(BSTPLR),通过分析发现其核心部件之一就是用于测量激光脉冲飞行时间(周期)的高精度高速计数器,而目前一般的方式是采用昂贵的进口高速计数器或专用集成电路(ASIC)来完成,这使得激光测距仪在研发、系统的改造升级和自主知识产权保护等诸多方面受到制约,同时在其整体性能上特别是在集成化、小型化和高可靠性方面带来阻碍。为此,本文研究了采用现场可编程门阵列(FPGA)来实现脉冲激光测距中的高精度高速计数及其他相关功能,基本解决了以上存在的问题。 论文通过对双自触发脉冲激光测距的主要技术要求和技术指标进行分析,对其中的信号处理单元采用了FPGA+单片机的设计形式。由FPGA主控芯片(EPF10K20TC144-4)作为周期测量模块,在整个测距系统中是信号处理的核心部件,借助其用户可编程特性及很高的内部时钟频率,设计了专用于BSTPLR的高速高精度计数芯片,负责对测距信号产生电路中的时刻鉴别电路输出信号进行计数。数据处理模块则主要由单片机(AT89C51)来实现。系统可以通过键盘预置门控信号的宽度以均衡测量的精度和速度,测量结果采用7位LED数码管显示。本设计在近距离(大尺寸)范围内实验测试时基本满足设计要求。

    标签: FPGA 自触发脉冲 激光测距 关键技术

    上传时间: 2013-04-24

    上传用户:dapangxie

  • 现场可编程逻辑门阵列(FPGA)技术的应用研究

    现场可编程逻辑门阵列(FPGA)具有开发周期短、成本小、风险低和现场可灵活配置等优点,可以在更短的时间实现更复杂的功能,使得基于FPGA的开发平台的研究成为工业界和学术界日益关注的问题.基于FPGA的高集成度、高可靠性,可将整个设计系统下载于同一芯片中,实现片上系统,从而大大缩小其体积,因此以FPGA为代表的可编程逻辑器件应用日益广泛.在国外,FPGA技术发展与应用已达到相当高的程度;而在国内,FPGA技术发展仍处在起步阶段,与国外相比还存在较大的差距.本文提出了一种FPGA通用接口开发平台的设计思路,研制了一种FPGA快速实验开发装置,对研制过程中遇到的软、硬件问题加以归纳总结,提高了系统运行效率.分别研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC机ISA总线,基于FLEX10K的图像点阵型LCD、PC机PCI总线接口中.最后通过一个通用实验装置系统的设计和实现,综合上述应用,介绍了FPGA实验系统的软件开发环境,实现了基于FGPA的交通信号灯逻辑控制和电子钟,研究了FPGA技术在通用接口控制器设计中的应用.

    标签: FPGA 现场可编程 应用研究 逻辑门

    上传时间: 2013-04-24

    上传用户:龙飞艇

  • 基于ARM的手持式RFID读写器的研究与实现

    当代科学技术突飞猛进,极大促进了自动识别技术的发展——条形码、光学字符识别、磁条(卡)、工C卡、语音识别、视觉识别、RFID等,其中,RFID无疑是最为前沿的自动识别技术,是一种非接触式的识别技术;同时,随着另外一项技术——嵌入式技术的飞速发展,机构小巧、性能优越、价格便宜、操作简便的手持式数据自动读写设备发展尤为迅速。具体说来,一款好的手持式RFID读写器适用于工作现场,可以供工作人员对现场物品信息进行自动收集,而随着嵌入式操作系统和网络技术的应用,使读写器不仅有数据采集功能,而且可以对数据进行分析以供管理决策。在这其中,操作系统、芯片、总线、接口技术成为读写器的内核,嵌入式系统成为技术的代表。 随着嵌入式操作系统(如linux、wirice.net)的出现,使得软件开发人员在嵌入式系统和普通pc机上进行应用软件开发不会感到太大的差别(借助于交叉开发环境,即在pc机上编译连接,但生成的是目标机代码)。但是,对于那些应用软件开发者,往往对某一行业软件开发比较熟悉却对硬件有些陌生,熟悉硬件原理(嵌入式处理器架构、部件工作原理等)恰恰是构建一个嵌入式系统所必须的。因此,构建一个性能稳定、持续工作时间长、完善数据接口、方便读写器接口的手持式设备成为了当今一个比较热门的技术领域。本项目就是根据以上事实,先分析了国内外研究现状,再根据项目需求、生产成本以及RFID应用开发者的要求,决定采用以ARM920T为内核的$3C2410为嵌入式处理器、微软公司力推的wiIice.net为嵌入式操作系统,设计开发了供RFID应用软件开发者使用的手持式RFID读写器。针对手持式设备的特点和实际要求,对读写器软硬件系统整体结构进行了规划,完成了时钟电路、nand flash存储器接口电路、SDRAM电路、串行接口电路、RFID读写模块接口电路、USB接口电路、无线通信模块接口电路、LCD/触摸屏接口电路的设计,并开发了读写器的二次发API;在wince.net平台下,利用platform builder工具定制了适于读写器的操作系统,实现了嵌入式操作系统的设计,最后对整个系统进行了测试。

    标签: RFID ARM 手持式 读写器

    上传时间: 2013-06-21

    上传用户:yatouzi118

  • 基于ARM的小区供水嵌入式智能控制系统研究与开发

    随着变频调速技术的快速发展,基于变频调速的恒压供水系统越来越多的应用到了小区供水中。与恒速供水系统相比,变频调速恒压供水系统取得了较好的节能效果,但是由于其压力设定值一般是按系统最大能量需求时设定的,并且该设定值一旦设定后不能依据系统的能量需求自动做实时调整,使系统在大部分时间内供给的能量大于需求的能量。因此,该供水方式并没有把变频调速的节能潜力全部发挥出来。本文针对变频调速恒压供水系统这一不足,提出了变频调速实时恒压供水方式,它能依据系统的能量需求实时的调整压力设定值,能更好的发挥变频调速的节能潜力。 本文首先依据泵理论和水动力学对供水系统进行了深入的分析和研究,详细探讨了供水系统的节能原理,从而为后续章节中控制策略的选择奠定了基础。 然后针对供水系统的精确数学模型难以建立的问题,本文采用了专家系统。该专家系统能依据用户能量需求的不同,实时给出泵出口的压力设定值;在此基础上通过模糊-PID控制使供水系统迅速进入稳定状态,同时使系统具有快速性、稳定性和良好的鲁棒性。通过MATLAB仿真工具对整个控制系统进行了仿真,仿真结果表明该控制系统与常规PID控制相比具有更好的控制品质。 最后以ARM7LPC-2129为硬件基础,实现了以上各个部分的功能。另外还采用VB开发了上位机监控界面;开发了基于ARM的CAN接口,为供水系统的网络化提供技术支持;使用ARM7LPC-2129的通用输入输出口,实现了供水系统中电机的组合运行或单机启停控制;泵运行状态和火灾显示等辅助功能的实现。

    标签: ARM 嵌入式 智能控制 系统研究

    上传时间: 2013-04-24

    上传用户:moshushi0009

  • OFDMMIMO系统接收机关键技术研究与FPGA实现

    近年来,移动通信技术在全球范围内得到了迅猛的发展及应用,各种全新的无线通信概念层出不穷、各种新的体制及其关键技术日新月异。由于正交频分复用(OFDM)技术可以高效地利用频谱资源并有效地对抗频率选择性衰落,多入多出(MIMO)利用多个天线实现多发多收,在不增加带宽和发送功率的情况下,可以成倍提高信道容量,因此OFDM-MIMO技术被广泛认为是后三代通信系统(B3G)的关键技术,是当今移动通信领域研究的热点。 本文对OFDM-MIMO通信系统接收机的关键技术--数字下变频,OFDM同步、解调进行了相关研究,在多天线接收板的XC2VP70-5FF1704芯片上,完成了数字下变频,OFDM同步和解调的FPGA设计与实现。通过功能仿真、时序仿真、板级电路测试,验证了该设计的正确性。 本文首先介绍了OFDM基本原理以其特点,然后对同步技术和数字下变频技术作了相应的介绍。同步是OFDM系统设计中的一项关键技术,即是针对系统中存在的时间偏差、频率偏差进行定时恢复、频偏的估计与补偿,来减少各种同步偏差对系统性能的影响。数字下变频是软件无线电的核心技术之一,其基本功能是从高速中频数字信号中提取所需的窄带信号,将其下变频为基带信号,降低数据率,以供后续DSP器件作进一步处理。 在数字下变频器的设计和实现方面,本文先介绍了数字下变频器的原理和基本结构,然后根据系统要求对其进行了设计,并在实现上作了一些简化,节约了硬件资源。 在对时间同步的设计和实现方面,本文采用了利用PN序列进行时间同步的算法。在实现上根据系统实际情况将数据分为四路分别与本地PN码做滑动相关运算,更有效的利用了同步数据,达到了更好的同步性能。 在OFDM的频率同步的设计和实现方面,本文采用重复的PN码两两相关来估计频偏值,并联合一个二阶负反馈环路进行补偿。该算法利用环路自身噪声带宽抑制噪声,提高频率估计精度,并同时利用负反馈扩大频偏估计范围。本文在对算法的详细研究分析的基础上对其进行了FPGA设计与实现。

    标签: OFDMMIMO FPGA 接收机

    上传时间: 2013-04-24

    上传用户:heminhao

  • 汽车行驶记录仪研究与设计

    汽车行驶记录仪是对车辆行驶速度、时间、里程以及有关车辆行驶的其他状态信息进行记录、存储并可通过接口实现数据输出的数字式电子记录装置。汽车行驶记录仪的使用,对遏止疲劳驾驶、车辆超速等交通违章、约束驾驶人员的不良驾驶行为、保障车辆行驶安全以及道路交通事故的分析鉴定具有重要的作用。一个完整的汽车行驶记录仪系统包括车载主机和上位机管理分析软件两部份。 在嵌入式技术被广泛运用的今天,我国现在应用的汽车行驶记录仪仍然多是运用8位或者16位单片机作为处理器,采用汇编语言,结构简单功能单一。为了使嵌入式技术也在汽车行驶记录仪中得到运用,同时为了满足我国《汽车行驶记录仪》GB/T 19056-2003标准要求,并与国际IEEE 1616标准接轨,本文设计了基于嵌入式系统的汽车行驶记录仪,采用的是三星公司的S3C2410 32位处理器和Linux操作系统,这样提高了系统的实时性,功能也得以扩展。 本文详细论述了汽车行驶记录仪系统主机模块软硬件的设计与实现,并且介绍了上位机管理分析软件的设计。论文首先介绍了课题的研究背景,并对国内外汽车行驶记录仪的研究现状进行了概括,在此基础上提出了本课题需要完成的目标。阐述了基于嵌入式系统的总体设计构思以及各个功能模块不同方案优劣的比较,并对最终方案进行了描述,此后详细介绍了各主要功能部件的特点及应用。 在系统软件设计单元,对主机软件开发环境、调试方法以及系统各功能模块的流程设计做了详细描述,同时介绍了BootLoader、Linux操作系统和设备驱动程序在S3C2410上的编译和移植全过程。最后,论文对整个系统的功能和特点进行了总结,并对下一步工作以及记录仪今后的发展进行了展望。

    标签: 汽车行驶记录仪

    上传时间: 2013-05-25

    上传用户:martinyyyl

  • 基于FPGA的数字下变频研究实现

    本文主要对数字下变频器的FPGA实现方法进行了研究分析,重点完成了其主要模块的设计验证,最后进行了初步的系统级验证。目标任务是利用FPGA实现一个单通道专用数字下变频芯片,以目前得到广泛应用的、代表单通道DDC器件领先水平的产品——美国Intersil公司的HSP50214B为设计目标,在整体结构和一些参数上参考了该芯片的设计。 本文在深入学习软件无线电理论基础、数字信号处理的相关等相关知识的基础上,分析研究了基于FPGA的软件无线电数字下变频技术实现方法,设计实现的主要工作是设定整体系统方案、进行模块划分和接口定义;对各个设计中主要的相关算法进行分析比较,确定模块的实现方式;运用FPGA的设计方法,完成数字下变频器中NCO、CIC积分梳状滤波抽取器和FIR滤波器等关键模块分析设计、及其仿真等;最后在Altera公司的StratixII EP2S60的专用开发板上进行系统的初步调试与测试。由于系统的复杂性、时间和个人精力等因素,本文完成了模块的逻辑设计及仿真验证,系统总体的整合、仿真验证还未彻底完成。但是已经得到验证结果表明,此次的设计结构和思想是正确的,本人下一步需要做的工作就是完成系统整体的仿真和验证,并将其功能加以完善。

    标签: FPGA 数字下变频

    上传时间: 2013-04-24

    上传用户:sunjet