目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2014-01-01
上传用户：maqianfeng
200680048256-MEMS谐振器及其制造方法,以及MEMS振荡器
上传时间： 2013-11-02
上传用户：wangyi39
有关RCC时钟配置的
上传时间： 2013-12-23
上传用户：sqq
STM32F振荡器的有用之南
上传时间： 2013-10-08
上传用户：caiguoqing
关于MSP430 时钟的配置
上传时间： 2014-12-20
上传用户：cccole0605
LPC1100系列Cortex-M0的最小系统框图如图2.1所示。其中时钟系统是可选部分，这是因为LPC1100系列Cortex-M0内部自带12MHz的RC振荡器，并且CPU在上电或者复位的时候默认选择使用内部RC振荡器为主时钟源，所以LPC1100系列Cortex-M0可在无外部晶振的情况下运行，但由于内部RC振荡器的精度不高（精度为1%），达不到某些片内外设的要求；因此在使用这些片内外设时将不得不使用精度更高的外部晶振。调试接口也不是必需的，但是它在工程开发阶段发挥的作用极大，因此至少在样机调试阶段需设计这部分电路。
上传时间： 2013-11-09
上传用户：cicizoe
射频与微波晶体管振荡器设计
上传时间： 2013-11-06
上传用户：hzakao
主要介绍了高效率E类射频功率振荡器的原理和设计方法，通过电路等效变换，E类射频功率振荡器最终转换成与E类放大器相同的结构，MOS管工作在软开关状态，漏极高电压、大电流不会同时交叠，大大降低了功率损耗，在同等工作条件下，能够获得与E类放大器相似的高效率。文中以ARF461型LDMOS做为功率器件，结合E类射频振荡器在等离子体源中的应用，给出了的设计实例。ADS仿真结果表明，在13.56MHz的工作频率下，振荡器输出功率46W，效率为92%，符合设计预期。
上传时间： 2014-02-10
上传用户：yczrl
由LPC1114芯片数据手册可得：芯片内部IRC精度±1%，作为主时钟可满足串口波特率对时钟精度的要求，而看门狗振荡器精度为±25%，误差较大不能满足串口对于时钟精度的要求。但是看门狗振荡器的功耗比内部RC振荡器的功耗低。因此设定以下2种测试方案：测试方法1：LPC1114进行A/D转换时使用看门狗振荡器作为主时钟源，时钟频率为1MHz，串口通信时将主时钟源切换到内部RC振荡器输出，时钟频率为1MHz，完成串口通信后时钟再次切换到看门狗振荡器输出，如此循环执行；
上传时间： 2013-11-13
上传用户：潜水的三贡
单片机简易时钟
上传时间： 2013-11-02
上传用户：Sophie
