说明了PCI 的接口规范和时序,对于设计PCI接口和编写PCI驱动程序的工程师有很好的参考作用
上传时间： 2014-01-07
上传用户：784533221
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DSP 和 CPCI 总线桥接器PCI9054 之间的普通传输和高速DMA 传输。驱动程序采用DriverWorks 和Windows 驱动开发包DDK 进行开发, 具有很好的通用性和可移植性。
上传时间： 2013-12-24
上传用户：tedo811
<系统时序基础理论.doc>,9页 虽然简短,但从其文其图及其公式可以看出,是CPLD/FPGA设计的必修课.
上传时间： 2014-01-12
上传用户：许小华
verilog语言实现方波模块设计,可以仿真综合,可以得到理想的时序波形!
上传时间： 2013-12-27
上传用户：xfbs821
VHDL教程 ppt版 绪论 第一章 VHDL基本结构 第二章 VHDL语言元素 第三章 VHDL的描述风格 第四章 VHDL的主要描述语句 第五章 组合逻辑电路设计 第六章 时序逻辑电路设计
上传时间： 2013-12-21
上传用户：1109003457
以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等.
上传时间： 2013-12-08
上传用户：semi1981
介绍了中文液晶显示模块3 种常见的操作时序,并针对不同的协议和控制模式,提供了其与单片机4 种不同的接口电路,同时列出了相应的参考程序。实际使用时,可以根据电路设计要求,选择不同的显示接口电路。
上传时间： 2016-07-21
上传用户：恋天使569
UML建模 用例图 类图 时序图 都有 还有数据库设计 都很详尽 适合UML课程设计
上传时间： 2016-08-16
上传用户：cazjing
本资料主要包含图书管理系统需求文档与概要设计说明书两部分 同时还包括查询借书情况 查询用户信息 处理还书 处理借书 创建用户信息 删除用户信息 修改个人信息 修改用户信息 用户查询图书时序图(运用UML建模工具Visio绘制)
上传时间： 2014-11-24
上传用户：顶得柱
