在确定采用CAN总线作为系统的通讯标准后，如何选择合适的处理器芯片就将成为很重要的问题，是采用内部带有CAN控制器的单片机，还是采用SJA1000等片外CAN控制器，采用的芯片是否能满足系弘的实时性要求。
上传时间： 2013-10-26
上传用户：xiaohanhaowei
;片内RAM初始化子程序 IBCLR :MOV A,R0 MOV R1,A CLR AIBC1 :MOV @R1,A INC R1 DJNZ R7,IBC1 RET ;片外RAM初始化子程序 EBCLR1 :MOV A,ADDPL MOV DPL,A MOV A,ADDPH MOV DPH,A CLR CEBC11 :MOVX @DPTR,A INC DPTR DJNZ R7,EBC11 RET ;片外RAM初始化子程序(双字节个单元) EBCLR2 :MOV A,ADDPL MOV DPL,A MOV A,ADDPH MOV DPH,A MOV A,R7 JZ EBC21 INC R6EBC21 :CLR A MOVX @DPTR,A INC DPTR DJNZ R7,EBC21 DJNZ R6,EBC21 RET ;内部RAM数据复制程序;入口 :R0,R7;占用资源:A;堆栈需求:2字节;出口 :R1 IBMOV :MOV A,R0 ADD A,R7 MOV R0,A MOV A,R1 ADD A,R7 MOV R1,AIBM1 :DEC R0 DEC R1 MOV A,@R0 MOV @R1,A DJNZ R7,IBM1 RET ;外部RAM数据复制程序;入口 :ADDPH,ADDPL,R7;占用资源:ACC;堆栈需求:2字节;出口 :R0,R1 EBMOV1 :MOV A,ADDPL ADD A,R7 MOV DPL,A CLR A ADDC A,ADDPH MOV DPH,A MOV A,R7 ADD A,R1 XCH A,R0 ADDC A,#00H MOV P2,AEBM11 :DEC R0 CJNE R0,#0FFH,EBM12 DEC P2EBM12 :DEC DPL MOV A,DPL CJNE A,#0FFH,EBM13 DEC DPHEBM13 :MOVX A,@R0 MOVX @DPTR,A DJNZ R7,EBM11 RET ;外部RAM数据复制程序
上传时间： 2013-10-30
上传用户：bs2005
计算机部件要具有通用性，适应不同系统与不同用户的需求，设计必须模块化。计算机部件产品(模块)供应出现多元化。模块之间的联接关系要标准化，使模块具有通用性。模块设计必须基于一种大多数厂商认可的模块联接关系，即一种总线标准。总线的标准总线是一类信号线的集合是模块间传输信息的公共通道，通过它，计算机各部件间可进行各种数据和命令的传送。为使不同供应商的产品间能够互换，给用户更多的选择，总线的技术规范要标准化。总线的标准制定要经周密考虑，要有严格的规定。总线标准（技术规范）包括以下几部分：机械结构规范：模块尺寸、总线插头、总线接插件以及按装尺寸均有统一规定。功能规范：总线每条信号线（引脚的名称）、功能以及工作过程要有统一规定。电气规范：总线每条信号线的有效电平、动态转换时间、负载能力等。总线的发展情况S-100总线：产生于1975年，第一个标准化总线，为微计算机技术发展起到了推动作用。IBM-PC个人计算机采用总线结构（Industry Standard Architecture, ISA)并成为工业化的标准。先后出现8位ISA总线、16位ISA总线以及后来兼容厂商推出的EISA（Extended ISA)32位ISA总线。为了适应微处理器性能的提高及I/O模块更高吞吐率的要求，出现了VL-Bus(VESA Local Bus)和PCI(Peripheral Component Interconnect,PCI）总线。适合小型化要求的PCMCIA(Personal Computer Memory Card International Association)总线，用于笔记本计算机的功能扩展。总线的指标计算机主机性能迅速提高,各功能模块性能也要相应提高,这对总线性能提出更高的要求。总线主要技术指标有几方面：总线宽度：一次操作可以传输的数据位数，如S100为8位，ISA为16位，EISA为32位，PCI-2可达64位。总线宽度不会超过微处理器外部数据总线的宽度。总数工作频率：总线信号中有一个CLK时钟，CLK越高每秒钟传输的数据量越大。ISA、EISA为8MHz，PCI为33.3MHz, PCI-2可达达66.6MHz。单个数据传输周期：不同的传输方式，每个数据传输所用CLK周期数不同。ISA要2个，PCI用1个CLK周期。这决定总线最高数据传输率。5. 总线的分类与层次系统总线：是微处理器芯片对外引线信号的延伸或映射，是微处理器与片外存储器及I/0接口传输信息的通路。系统总线信号按功能可分为三类：地址总线（Where）：指出数据的来源与去向。地址总线的位数决定了存储空间的大小。系统总线：数据总线（What）提供模块间传输数据的路径，数据总线的位数决定微处理器结构的复杂度及总体性能。控制总线（When）：提供系统操作所必需的控制信号，对操作过程进行控制与定时。扩充总线：亦称设备总线，用于系统I/O扩充。与系统总线工作频率不同，经接口电路对系统总统信号缓冲、变换、隔离，进行不同层次的操作（ISA、EISA、MCA)局部总线：扩充总线不能满足高性能设备（图形、视频、网络）接口的要求，在系统总线与扩充总线之间插入一层总线。由于它经桥接器与系统总线直接相连，因此称之为局部总线（PCI）。
上传时间： 2013-11-09
上传用户：nshark
8086总线操作：8086微处理器与片外存储器或I/O接口进行数据传输时，经BIU执行8086规定的总线操作。总线周期的组成：8086的基本总线周期为4个时钟周期，每个时钟周期间隔称为一个T状态。8086的中断系统：8086微处理器可处理256种中断。8086对外部硬件中断请求INTR的响应： 当INTR有一高电平，即有可屏蔽中断请求。若此时IF=1且当前指令执行完，进入中断响应周期，处理过程如下：INTA#在两个总线周期中分别发出有效信号，第二周期中8086读到中断类型码保护现场：标志寄存器入栈，清除IF和TF标志位，保护断点（下一条指令地址入栈）。8086总线请求：在一个系统中，若存在多个可控制总线的主模块时，总线使用权的转移存在着一个请求与响应的过程。
上传时间： 2013-10-21
上传用户：皇族传媒
MCS-51单片机实用子程序库 ;片内RAM初始化子程序IBCLR: MOV A,R0MOV R1,ACLR AIBC1 : MOV @R1,AINC R1DJNZ R7,IBC1RET;片外RAM初始化子程序EBCLR1: MOV A,ADDPLMOV DPL,AMOV A,ADDPHMOV DPH,ACLR CEBC11: MOVX @DPTR,AINC DPTRDJNZ R7,EBC11RET;片外RAM初始化子程序(双字节个单元)EBCLR2: MOV A,ADDPLMOV DPL,AMOV A,ADDPHMOV DPH,AMOV A,R7JZ EBC21INC R6EBC21: CLR AMOVX @DPTR,AINC DPTRDJNZ R7,EBC21DJNZ R6,EBC21RET;内部RAM数据复制程序;入口: R0,R7;占用资源: A;堆栈需求: 2字节
上传时间： 2013-10-10
上传用户：18602424091
提出一种基于FPGA的实时视频信号处理平台的设计方法，该系统接收低帧率数字YCbCr 视频信号，对接收的视频信号进行格式和彩色空间转换、像素和，利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高，最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现，采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。
上传时间： 2013-11-10
上传用户：sjb555
设计宽范围高精度测速电路；通过对三种常用转速测量方法的分析比较，确定采用M法与M/T法相结合的方法测速，从理论上保证测速的宽范围和高精度；电路设计中为了简单，快速，准确的测速，两种测速方法之间采用硬件切换电路完成，克服了软件切换因工作量大而导致的实时控制变差的缺陷；采用片外计数器8253弥补了8051硬件资源短缺的不足，利用霍尔元件完成转速到旋转脉冲的转换，实现了低成本，高性能。
上传时间： 2013-11-02
上传用户：leehom61
利用过采样技术可在不需片外ADC器件的情况下,达到同样的采样效果。将Cortex-M3内核与过采样技术相结合,不仅能够降低成本,而且提升了系统的运行速率、可靠性与稳定性。
上传时间： 2013-11-12
上传用户：familiarsmile
ARM通讯 H-JTAG 是一款简单易用的的调试代理软件，功能和流行的MULTI-ICE 类似。H-JTAG 包括两个工具软件：H-JTAG SERVER 和H-FLASHER。其中，H-JTAG SERVER 实现调试代理的功能，而H-FLASHER则实现了FLASH 烧写的功能。H-JTAG 的基本结构如下图1-1所示。 H-JTAG支持所有基于ARM7 和ARM9的芯片的调试，并且支持大多数主流的ARM调试软件，如ADS、RVDS、IAR 和KEIL。通过灵活的接口配置，H-JTAG 可以支持WIGGLER，SDT-JTAG 和用户自定义的各种JTAG 调试小板。同时，附带的H-FLASHER 烧写软件还支持常用片内片外FLASH 的烧写。使用H-JTAG，用户能够方便的搭建一个简单易用的ARM 调试开发平台。H-JTAG 的功能和特定总结如下： 1. 支持 RDI 1.5.0 以及 1.5.1； 2. 支持所有ARM7 以及 ARM9 芯片； 3. 支持 THUMB 以及ARM 指令； 4. 支持 LITTLE-ENDIAN 以及 BIG-ENDIAN； 5. 支持 SEMIHOSTING； 6. 支持 WIGGLER， SDT-JTAG和用户自定义JTAG调试板； 7. 支持 WINDOWS 9.X/NT/2000/XP； 8．支持常用FLASH 芯片的编程烧写； 9. 支持LPC2000 和AT91SAM 片内FLASH 的自动下载；
上传时间： 2014-12-01
上传用户：Miyuki
提出一种基于FPGA的实时视频信号处理平台的设计方法，该系统接收低帧率数字YCbCr 视频信号，对接收的视频信号进行格式和彩色空间转换、像素和，利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高，最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现，采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。
上传时间： 2015-01-01
上传用户：shizhanincc
