虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

断电功能

  • Cadence PSD 15.0版本功能介绍

    随着PCB设计复杂程度的不断提高,设计工程师对 EDA工具在交互性和处理复杂层次化设计功能的要求也越来越高。Cadence Design Systems, Inc. 作为世界第一的EDA工具供应商,在这些方面一直为用户提供业界领先的解决方案。在 Concept-HDL15.0中,这些功能又得到了大度地提升。首先,Concept-HDL15.0,提供了交互式全局属性修改删除,以及全局器件替换的图形化工作界面。在这些全新的工作环境中,用户可以在图纸,设计,工程不同的级别上对器件,以及器件/线网的属性进行全局性的编辑。

    标签: Cadence 15.0 PSD 版本

    上传时间: 2013-11-12

    上传用户:ANRAN

  • Allegro SPB V15.2 版新增功能

    15.2 已經加入了有關貫孔及銲點的Z軸延遲計算功能. 先開啟 Setup - Constraints - Electrical constraint sets  下的 DRC 選項.  點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay栏. 

    标签: Allegro 15.2 SPB

    上传时间: 2013-11-12

    上传用户:Late_Li

  • 基于Verilog HDL设计的多功能数字钟

    本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后,可应用于实际的数字钟显示中。 关键词:Verilog HDL;硬件描述语言;FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL;hardware description language;FPGA

    标签: Verilog HDL 多功能 数字

    上传时间: 2013-11-10

    上传用户:hz07104032

  • 各种功能的计数器实例(VHDL源代码)

    各种功能的计数器实例(VHDL源代码):

    标签: VHDL 计数器 源代码

    上传时间: 2013-10-19

    上传用户:xanxuan

  • 各种功能的计数器实例(VHDL源代码)

    各种功能的计数器实例(VHDL源代码):ENTITY counters IS  PORT  (   d  : IN  INTEGER RANGE 0 TO 255;   clk  : IN BIT;   clear : IN BIT;   ld  : IN BIT;   enable : IN BIT;   up_down : IN BIT;   qa  : OUT  INTEGER RANGE 0 TO 255;   qb  : OUT  INTEGER RANGE 0 TO 255;   qc  : OUT  INTEGER RANGE 0 TO 255;   qd  : OUT  INTEGER RANGE 0 TO 255;   qe  : OUT  INTEGER RANGE 0 TO 255;   qf  : OUT  INTEGER RANGE 0 TO 255;   qg  : OUT  INTEGER RANGE 0 TO 255;   qh  : OUT  INTEGER RANGE 0 TO 255;   qi  : OUT  INTEGER RANGE 0 TO 255;

    标签: VHDL 计数器 源代码

    上传时间: 2013-10-09

    上传用户:松毓336

  • 以CP341为例的modbusRTU免狗主站功能块教程13年7月

    问:为什么已经有了西门子官方的Modbus通信解决方案却还要选择免狗功能块? 答:因为官方的价格有点贵、编程有点繁锁、功能过于简单! 1、 官方ModbusRTU主站示例程序相对复杂,占用中间变量多,从站多时就显得相当繁琐。 2、 官方不支持CP340卡件的ModbusRTU通信; 3、 官方不支持对主站命令报文先进行智能分析判别后再发送; 4、 官方不支持对各从站通信故障判别并产生相应故障状态标志位供用户直接调用; 5、 官方不支持在CPU运行时对暂无需进行通信的从站地址进行动态屏蔽; 6、 官方不支持ModbusRTU 测试功能08号功能码; 7、 官方没有独立的主站通信功能块来简化编程工作量,依靠发送接收块的调用来拼凑实现; 8、 官方只能在轮询模式下对从站发出命令,不支持随机模式,更不支持批量随机模式

    标签: modbusRTU 341 CP 主站

    上传时间: 2015-01-02

    上传用户:zfyiaaa

  • 三菱FX2N PLC功能指令应用详解

    PLC功能指令

    标签: FX2N PLC 三菱 指令

    上传时间: 2013-12-28

    上传用户:569342831

  • PLC高速计数器功能应用在定位控制上的案例

    PLC高速计数器功能应用在定位控制上的案例

    标签: PLC 计数器 定位控制 案例

    上传时间: 2013-11-09

    上传用户:金苑科技

  • 西门子plc的fb125模块实现诊断功能

    用西门子plc的fb125块实现诊断功能

    标签: plc 125 fb 西门子

    上传时间: 2013-10-08

    上传用户:feifei0302

  • FANUC-0MC功能密码

    FANUC-0MC功能密码

    标签: FANUC MC 密码

    上传时间: 2013-10-14

    上传用户:caoyuanyuan1818