专辑类-电子基础类专辑-153册-2.20G 模-数与数-模转换技术基础-303页-16.5M.pdf
上传时间： 2013-05-29
上传用户：qq277541717
专辑类-测试技术专辑-134册-1.93G 非电量电测技术-355页-8.7M.pdf
上传时间： 2013-05-28
上传用户：DanXu
专辑类-测试技术专辑-134册-1.93G PID控制技术在压电陶瓷精密定位过程的应用-4页-0.2M.pdf
上传时间： 2013-07-22
上传用户：pioneer_lvbo
专辑类-测试技术专辑-134册-1.93G 非电量电测技术（第2版）346页-8.2M.pdf
上传时间： 2013-06-27
上传用户：rockjablew
专辑类-测试技术专辑-134册-1.93G 电测技术基础-108页-3.2M.pdf
上传时间： 2013-07-12
上传用户：yhm_all
逆变器广泛应用于工业生产的各个方面，数字控制具有方便实现复杂算法、抗干扰性强和产品容易升级等优点，已成为未来逆变器的发展趋势。使用数字技术控制设计逆变器，控制器的性能决定了逆变系统系统的性能。然而在很多高频应用的场合，目前常用的控制器的速度往往不能完全达到要求。与传统单片机和DSP芯片相比，FPGA器件具有更高的处理速度。同时FPGA应用在数字化逆变器设计中，还可以大大简化控制系统结构，并可实现多种高速算法，具有较高的性价比。在逆变器的全数字化控制领域，FPGA具有很好的应用价值。 论文首先介绍了SPWM基本原理及其控制方式，SPWM的生成方法，并结合本课题给出了查表法生成SPWM波的一般方法，且以单相全桥逆变器为例进行了仿真。分析其的电路特点，建立PWM逆变器的统一电路模型、连续状态空间以及离散状态空间模型，在此数学模型基础上，针对逆变器研究分析了目前用于逆变器设计的各种数字控制技术、控制方案，讨论了其控制方法的优缺点，相关控制器设计的一般问题，最后比较了其优缺点，指出其存在的共性问题，总结了使用FPGA设计逆变器数字控制器的优势。然后以单相电压型PWM逆变器为控制模型采用新型模数结合现场可编程门阵列FPGA实现数字化控制器的方案，给出了纯正正弦波逆变器的设计方案。 论文详细论述了采用模数混合型FPGA作为主控芯片的高频逆变器设计方法与实现过程。系统主控芯片采用Fusion系列AFS600，世界上首个模数混合型FPGA。主要设计要点包括：逆变器硬件电路设计以及SPWM数字控制系统软件设计。外围强电电路的设计的难点在于用于前端升压的高频变压器的设计以及输出端LC滤波电感与电容的选取。另外，SPWM“H”字全桥逆变电路中的高悬浮电压也是设计中需要值得注意的重要环节。在控制系统软件设计方面，采用FPGA自上而下的设计方法，对其控制系统进行了功能划分，完成了SPWM产生器以及加入死区补偿的PWM发生器、和反馈等模块的设计。 论文的结束部分给出了设计结果，并指出了进一步的工作的思路和方向。
上传时间： 2013-05-19
上传用户：小码农lz
随着电力电子技术的发展，高压换流设备在工业应用中日益广泛。其核心元件晶闸管（SCR）的电压与电流越来越高（已达到10KV/10KA以上），应用场合要求也越来越高。在国际上，晶闸管的光控技术发展日益成熟。根据对国内晶闸管技术发展前景和需求的展望，本文采用自供电驱动技术与光控技术相结合，研发光控自供电晶闸管驱动控制板，然后与晶闸管本体相结合即形成光控晶闸管工程化实现模型，其可作为光控晶闸管的替代技术。 在工程应用中，光控晶闸管的典型应用场合为四象限高压变频器和国家大型直流输变电系统等。随着国家节能工程的实施，高压变频器的应用范围越来越广泛，已成为工业节能中的重要环节。高压直流换流系统难度大，技术复杂，要求高，本论文研究的光控晶闸管替代技术只作为其储备技术之一。本论文以电流源型高压变频器作为该光控晶闸管替代技术的应用背景重点阐述。 电流源型高压变频器为了提高单机容量，通常是数个SCR串联使用。随着系统容量越来越大，装置对高压开关器件的要求也越来越高。如果一组串联SCR中某一个SCR该导通时没有导通，那么加在该组SCR上的电压都将加到该SCR上形成过电压，造成该器件的击穿损坏，甚至于一组串联SCR都被烧坏。为了克服上述问题，保证高压变频器中串联晶闸管能够安全可靠的工作，提高系统可靠性，有必要为晶闸管配备后备驱动系统。本文提出了给SCR驱动电路增设自供电驱动系统——SPDS （Self—Powered Drive System）的解决办法。SPDS基本功能是通过高位取能电路利用RC缓冲电路中的能量为监测电路和后备触发电路提供正常工作所需要的能量。它的优点是由于缓冲电路与晶闸管同电位，自供电驱动系统要求的电压隔离水平可以从几千伏降低到几百伏，节省了高压隔离变压器，节省了成本和体积，提高了系统可靠性。国外对相关内容已经有了深入研究，并将其应用在高压变频器产品中。在国内，目前还没有查到相关文献。本文为基于晶闸管的电流源型高压变频器设计了一种高压晶闸管自供电驱动系统，填补了国内空白，为自供电驱动系统的推广应用和其他高压开关器件自供电驱动系统的研制提供了参考。 本文详细介绍了串联高压晶闸管驱动系统的要求和RC缓冲电路的工作特 点，进而提出了SPDS的工作原理和具体实现方式，阐述了SPDS各部分组成及其功能。SPDS的核心技术是取能回路和触发方式的设计。本文在比较各种高压取能方式和触发方式优缺点的基础上，选择采用RC缓冲取能方式和光纤触发方式。 论文基于Multisim10仿真软件，结合高压晶闸管自供电驱动系统取能电路的原理，对高压晶闸管自供电驱动系统的核心部分——SPDS取能电路进行了仿真。通过搭建带SPDS取能电路的单相晶闸管仿真电路和电流源型高压变频器前侧变流电路的仿真模型，详细讨论了影响RC取能回路正常工作的各种因素。同时，通过设定仿真电路的参数，分析了其工作状况。根据得到的仿真波形图，证明了高压晶闸管自供电驱动系统可以达到有效触发晶闸管导通的设计目标，具有可行性。 为考察SPDS的实际工作性能，本文搭建了简易的SPDS低压硬件实验平台，为其高压条件下的工程化应用打好了基础。 在论文的最后，对高压晶闸管自供电驱动系统的发展方向进行了展望。 关键词：高压变频器；晶闸管驱动；自供电系统；高压换流；光控晶闸管
上传时间： 2013-05-26
上传用户：riiqg1989
社会发展对内燃机车柴油机安全、节能、低污染等方面提出了更高的要求，传统的机械式控制已很难满足这些新要求。对机车柴油机采用电子控制技术成为当前提高柴油机乃至整车性能的一种有效方法。柴油机电子控制技术包含的范围很广，其中标定技术决定了电控系统中最佳控制参数的获取，从而影响着柴油机的工作性能，而喷油泵特性的标定是标定众多内容中首先要解决的问题，因此本文将机车柴油机电控系统中的油量特性标定作为研究重点，首先对电控单体泵的组成和原理进行了分析，确定了其作为机车应用的合理性；其次完成了电子燃油喷射控制单元的设计，并对其实验方法进行了研究。 喷油泵在匹配任何一种类型柴油机之前，其数学模型和控制特性应该基本确定，能不能使得被匹配的柴油机性能达到最佳水平，将取决于能否通过有效的标定方法来获得准确的喷油控制参数。本文在电子控制单元基本功能完成的基础上，充分利用现场总线技术的优势，在实现物理层和数据链路层接口的同时，针对标定应用进行了扩展，制订出一套完整的通信协议，并开发出上位机标定软件，使得电子控制单元与上位机之间建立起了良好的通信平台。标定系统的建立同时为机车故障诊断技术带来了新思路，本文提出了一种基于分布式机车控制网络的故障诊断策略，多个智能化节点可以共同来完成复杂的故障诊断操作，性能完备的网络构成和通讯协议使得大量故障信息的交互显得有条不紊。这种思路，对电控系统乃至整车的故障诊断技术的发展产生着深远的影响。 方案的确定，软硬件的设计，实验方法的分析，都必须结合真正的台架实验，在实验过程中不断的改进。本文最后，介绍了在机车厂单体泵试验台上进行的电磁阀驱动和油泵特性标定实验，从中获得了机车柴油机电控系统研究的宝贵经验，为后期的柴油机匹配实验打下了坚实的基础。
上传时间： 2013-04-24
上传用户：mylinden
DDS（Direct Digital Synthesis直接数字频率合成技术）是广泛应用的信号生成方法，其优点是易于程控，输出频率分辨率高，同时芯片的集成度高，适合于嵌入式系统设计。针对现有的压电陶瓷电源输出波形频率、相位等不能程控、电路集成度不高、体积和功耗较大等问题，本文以ARM作为控制电路核心，引入DDS技术产生输出的波形信号，并由集成高压运放将波形信号提高至输出级的电压和功率。 在压电陶瓷电源硬件电路中采用了模块化设计，主要分为ARM控制电路、DDS系统驱动电路和波形调理电路、高压运放电路等几个部分。电源控制电路以三星公司的S3C2440控制器为核心，以触摸屏作为人机输入界面；DDS芯片选用ADI公司的AD9851，设计了DDS系统外围驱动电路，滤波和信号调理电路，并应用了将DDS与锁相环技术相结合的杂散问题解决方案；高压运放电路由两级运放电路组成，采用了电压控制型驱动原理，放大电路的核心是PA92集成高压运放，加入了补偿电路以提高系统的响应带宽，并在电源输出设置了过电流保护和快速放电的放电回路。 电源软件部分采用WINCE嵌入式系统，根据WINCE系统驱动架构设计DDS芯片的流接口程序，编写了流接口函数和配置文件，并将流驱动程序集成入WINCE系统；编写了基于EVC的触摸屏人机界面主程序，由主程序将用户输入参数转换为DDS芯片的控制字，并采用动态加载流驱动方式将控制字送入DDS芯片实现了对其输出的控制。 对电源进行了不同典型波形输出的测试实验。在实验中，测试了DDS信号波形输出的精度和分辨率、电源动态输出精度和对信号波形的跟随性和响应性能。实验表明，压电陶瓷电源输出信号波形精度较高，对波形、频率等参数改变的响应速度快，达到电源输出稳定性要求。
上传时间： 2013-04-24
上传用户：haoxiyizhong
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
