在单片机应用系统中，有时需要采集大量的开关信号，由于信号多且接入方式不同，使得电路较复杂，占用了单片机大量资源，数据采集软件的开发量也较大。笔者用纯数字电路设计了一个特别适合于远程大数据量采集的电路（最大可采集１０２４个开关量，附图所示电路可采集１９２个开关量）。 电路由双二进制加法计数器ＣＤ４５２０、译码器７４ＬＳ１３８、缓冲驱动器７４ＬＳ２４４等组成。ＮＥ５５５产生的脉冲加到计数器Ｄ１的ＣＰ１端，由于Ｄ１的Ｑ４同时也接Ｄ１的ＥＮ２，所以Ｄ１的双计数器构成级联计数电路，其输出Ｑ２～Ｑ７作为开关输入量的地址送Ｄ５的输入端。Ｑ１作为片选信号接Ｄ５，Ｑ５～Ｑ７接Ｄ２输入端，为Ｄ３、Ｄ４等译码器提供片选信号，而Ｑ２～Ｑ４接Ｄ３、Ｄ４等译码器的输入端，译码器的输出作为Ｄ７、Ｄ８等的片选信号。Ｄ７、Ｄ８等的输入接采样的开关信号（图中开关接通表示输入为低位），其输出接Ｄ６输入端。当Ｄ６片选有效时（Ｑ１为低电位），输出的数据地址线上为开关量信号。当Ｄ５片选有效时（Ｑ１为高电位）输出的数据地址线上为开关量信号的地址。８条数据地址线可直接接单片机Ｐ１口或通过７４ＬＳ２４５接单片机总线，１条数据地址选择线也可直接接单片机Ｐ２或Ｐ３口。
上传时间： 2013-10-14
上传用户：tonyshao
W-RXM2013基于高性能ASK无线超外差射频接收芯片 设计，是一款完整的、体积小巧的、低功耗的无线接 收模块。 模块采用超高性价比ISM频段接收芯片设计 主要设定为315MHz-433MHz频段，标准传输速率下接 收灵敏度可达到-115dbm。并且具有行业内同类方案W-RXM2013 Micrel、SYNOXO、PTC等知名品牌的芯片所不具备的超强抗干扰能力。外围省去10.7M的中频 器件模块将芯片的使能脚引出，可作休眠唤醒控制，也可通过电阻跳线设置使能置高控制。 本公司推出该款模块力求解决客户开发产品过程中无线射频部分的成本压力，为客户提供 性能卓越价格优势突出的电子组件。模块接口采用金手指方式,方便生产及应用。天线输入部 分可以将接收天线焊接在模块上面，也可以通过接口转接至客户主机板上，应用非常灵活。 优势应用：机电控制板、电源控制板、高低温环境数据监测等复杂条件下 的控制指令的无线传输。 1.1 基本特性 λ ●省电模式下，低电流损耗 ●方便投入应用 ●高效的串行编程接口 ●工作温度范围：﹣40℃～＋85℃ ●工作电压：2.4~ 5.5 Volts. ●有效频率：250-348Mhz, 400-464Mhz ●灵敏度高（-115dbm）、功耗低在3.5mA@315MHz应用下 ●待机电流小于1uA，系统唤醒时间5ms（RF Input Power=-60dbm）
上传时间： 2013-10-08
上传用户：dapangxie
从串口读取数据，有两种方法，1、每接收一个EV_RXCHAR,就用ReadFile读一次，这样我觉得太恐怖了。2、接收到一个EV_RXCHAR后，等一定数据量的CPU周期(GetTickCount),再一次性读取缓冲区里的数据。这样做，一般情况下不会有问题，但是，如果数据很多，过了“一定数据量的CPU周期”，还没收完数据怎么办？就会少读数据了。 我用三个线程序来完成串口数据的接收，其实就是第一种方法的变种： 一个侦听EV_RXCHAR,一个对EV_RXCHAR进行分析，其实就是超时判断。如果接收到一个消息后，一段时间没收到下一个EV_RXCHAR，就认为是一个数据包的结束。这个线程就会通知数据接收线程，进行数据接收。一般同一包数据，两个字符之间的时间间隔，应该很小了吧，而两个数据包之间的间隔，应该不会太小吧！（这个地方我不清楚，猜的:( :) ）最后一个线程，是接收数据的。
上传时间： 2014-01-24
上传用户：cylnpy
本文件是串口0、1测试程序，将跳线器JP7、JP11短接。使用外部22.1184MHz晶振。 功能：Uart驱动程序，包括初始化、波特率设置，单字节发送接收、字符串发送接受等。 程序运行时向PC机发送"WWW.MLARM.COM"；接收到PC机的数据后，再将该数据发送 回PC机。按开发板上键盘，将该键值发送到PC机.串口调试最好应用支持中文格式 的串口调试助手，否则不能正常显示。
上传时间： 2013-12-30
上传用户：baitouyu
本源码维MSP430F149控制IIC协议的AD芯片DAC5571，并再1602液晶上显示数据 MCU的P1.0、P1.1 端口与DAC5571 的SDA、SCK端口连接，通过在两个GPIO上模拟 I2C时序从而实现对DAC的操作。可以看到，DAC5571 的输出端Vout连接到了跳线座P7 的第 1 脚。如果用短路帽将跳线座J1 的 2 脚 和 3 脚连接，则DAC的输出直接驱动LED，可以通过LED亮度的变化直观地观察到 DAC输出电压值的变化；如果用短路帽将跳线座J1 的2 脚和1 脚连接，则可以用 MSP430 内置的ADC对DAC输出的电压进行采样转换，对ADC和DAC电路同时进行应用。
上传时间： 2016-07-04
上传用户：cuiyashuo
题目：基于51单片机的RS485从机系统设计 单片机接口资源配置： 1. 上电复位电路； 2. 晶振电路采用11.0592Mhz晶振； 3. 485接口电路（P3.7用于485芯片的收发控制，收发管脚接单片机的rxd和txd）； 4. P2口通过外部跳线接相应的高低电平，配置从机地址为组号； 5. P3.6外接一发光二极管（注意串联电阻进行限流）； 6. P3.2外接一按键，断开高电平，按下低电平； 7. 按键检测采用外部中断方式，下跳沿触发； 8. 单片机定时器0以模式1（16位模式）工作，产生50ms的定时中断，并在此基础上设计一单片机内部时钟（24小时制，能计数时、分、秒、50ms值）； 9. 单片机串行通信采用模式1非多机通信方式，采用9600波特率以串行中断方式进行数据的收发通信，主机地址为0xF0，广播地址为0xFF。 系统功能需求： 1. 系统配置和自检功能： l 从机上电后进行初始化，通过读取P2口进行从机地址配置； l 发光二极管以每秒一次的频率闪烁（亮0.5秒，灭0.5秒）； l 检测到一次按键按下操作后，熄灭发光二极管。 2. 数据接收和按键计时功能： l 从机接收主机程序（PC机上的串口调试程序）的按键允许命令帧并进行校验； l 校验正确并且目的地址是广播地址或者本从机的地址，通过发光二极管长亮指示，并允许按键操作； l 按键按下后，尽可能准确记录按键的动作时点（定时器的低8位、定时器的高8位、50ms值、秒、分、小时）； l 按键操作只能响应一次，重复按键操作不响应； l 按键的动作时点记录后，发光二极管以每秒一次的频率闪烁（亮0.5秒，灭0.5秒）。 3. 数据发送功能： l 从机接收主机程序发来的时钟数据搜索命令帧并进行校验； l 如果校验正确并且数据帧的目的地址是本从机的地址，从机将前面记录的按键动作时点数据（定时器的低8位、定时器的高8位、50ms值、秒、分、小时）按附录中的时钟数据返回帧的帧格式回传给主机； l 时钟数据返回帧回传结束后，熄灭发光二极管。 4. 校验和生成和检测功能： l 发送数据帧时能自动生成数据帧校验和； l 每帧数据在发送帧尾前，发送一字节的当前帧数据的校验和； l 接收数据帧时能检测校验和并判断接收数据是否正确。 附录：帧定义 校验和的计算：除去帧头和帧尾后将帧中的其他数据求和并取低8位； 帧长：不计帧头、帧尾和校验和字节。 按键允许命令帧： 帧头 帧长 目的地址 源地址 命令字 校验和 帧尾 AA 04 FF F0 01 F4 66 时钟数据搜索命令帧： 帧头 帧长 目的地址 源地址 命令字 保留字 校验和 帧尾 AA 05 01 F0 03 00 F9 66 时钟数据返回帧： 帧头 帧长 目的地址 源地址 命令字 TL0 TH0 50ms 秒 分 时 校验和 帧尾 AA 0A F0 01 07 01 B6 09 03 00 00 C5 66 帧结构头文件frame.h（内容如下） //帧格式定义 #define FRAME_HEAD 0xAA //帧头 #define FRAME_FOOT 0x66 //帧尾 #define FRAME_LEN 0x00 //帧长 #define FRAME_DST_ADR 0x01 //目的地址 #define FRAME_SRC_ADR 0x02 //源地址 #define FRAME_CMD 0x03 //命令字 #define FRAME_DATA 0x04 //帧数据起始 //帧命令定义 #define READY 0x01 //按键允许命令 #define TIME_SERCH 0x03 //时钟数据轮询命令 #define TIME_BACK 0x07 //时钟数据返回命令 //地址定义 #define BROAD_ADR 0xFF //广播地址 #define MASTER_ADR 0xF0 //主机地址
上传时间： 2020-06-18
上传用户：umuo
本文提出了一种基于FPGA的硬件防火墙的实现方案，采用了FPGA来实现千兆线速的防火墙。传统的基于X86等通用CPU的防火墙无法支撑快速增长的网络速度，无法实现线速过滤和转发。本文在采用FPGA可编程器件+通用CPU模式下，快速处理网络数据。网络数据在建立连接跟踪后，直接由FPGA实现的快速处理板直接转发，实现了网络数据的线速处理，通用CPU在操作系统支持下，完成网络数据的连接跟踪的创建、维护，对网络规则表的维护等工作。FPGA硬件板和CPU各司所长，实现快速转发的目的。 本文设计了基于FPGA的硬件板的硬件规格，提出了硬件连接跟踪表的存储模式，以及规则表的存储模式和定义等； 防火墙系统软件采用NetBSD操作系统，完成了硬件板的NetBSD的驱动；在软件系统完成了新建连接的建立、下发、老化等工作；在连接跟踪上完成了规则的建立、删除、修改等工作。 本文完成了防火墙的实现。实现了基于连接跟踪的包过滤、地址转换（NAT），设计了连接跟踪的关键数据结构，包过滤的关键数据结构等，重用了NetBSD操作系统的路由。本文针对地址转换应用程序的穿透问题，新增了部分实现。 在DoS攻击是一种比较常见的攻击网络手段，本文采用了软硬件结合的方法，不仅在软件部分做了完善，也在硬件部分采取了相应的措施，测试数据表明，对常见的Syn洪水攻击效果明显。 在实践过程中，我们发现了NetBSD操作系统内核的软件缺陷，做了修正，使之更完善。 经过测试分析，本方案不仅明显的优于X86方案，和基于NP方案、基于ASIC方案比较，具有灵活、可配置、易升级的优点。
上传时间： 2013-06-21
上传用户：zxh1986123
DI0~DI7：数据输入线，TLL电平。 ILE：数据锁存允许控制信号输入线，高电平有效。 CS：片选信号输入线，低电平有效。 WR1：为输入寄存器的写选通信号。 XFER：数据传送控制信号输入线，低电平有效。
上传时间： 2013-04-24
上传用户：小枫残月
基于FPGA的乒乓球游戏硬件电路的设计与实现，有完整的VHDL代码，并有PDF详细说明如何下载及跳线设置，并在GW48系列开发平台上下载调试成功
上传时间： 2013-08-30
上传用户：牧羊人8920
基于FPGA的乐曲硬件演奏电路设计的实现，有完整的VHDL代码，并有PDF详细说明如何下载及跳线设置，并“梁祝”在GW48系列开发平台上下载调试成功。音乐优美
上传时间： 2013-08-30
上传用户：zhangzhenyu
