随着以计算机技术为核心的信息技术的迅速发展以及信息的爆炸式增长，人类获得的视觉信息很大一部分是从各种各样的电子显示器件上获得的。这对显示器件的要求也越来越高。在这些因素的驱动下，显示技术也取得了飞速的发展。使用FPGA/CPLD设计的液晶控制器具有很高的灵活性，可以根据不同的液晶类型、尺寸、使用场合，特别是不同的工业产品，做一些特殊的设计，以最小的代价满足系统的要求。而且可以解决通用的液晶显示控制器本身固有的一些缺点。 本文设计了一个采用FPGA设计的液晶显示控制器，主要解决以下内容：采用Cyclone芯片设计的液晶控制器；采用硬件描述语言进行的液晶显示控制器设计，重点介绍了如何通过特殊设计控制器与CPU协调的工作，驱动系统所需时序信号的产生，STN液晶彩色屏灰度显示的时间抖动算法和帧率控制原理及实现，显示数据的缓冲、转化方法，使用FPGA设计的用于本系统的特殊SDRAM控制器，以及液晶控制器通过该SDRAM控制器进行显示缓冲器的管理，还有很重要的一点是各个模块之间的同步处理。这款液晶控制器在实际中的使用效果证明了本课题介绍的液晶控制器方案是一个非常可行的，具有广泛的通用性。 关键词：液晶控制器、SDRAM控制器、时序信号发生器、灰度显示、时间抖动算法
上传时间： 2013-04-24
上传用户：ryanxue
随着人们对数字电视和数字视频信息的需求越来越大，数字电视广播在中国迅速的发展起来。近几年，数字电视传输系统技术逐渐成熟，数字电视地面广播（DTTB）传输标准也于2006年8月30号正式出台。此标准技术是由我国多家单位联合研究的，具有自主知识产权的数字地面电视传输标准。DTTB系统标准的研究与仿真，具有巨大的实用价值和广阔的市场前景。 @@ 本文首先研究了地面数字电视广播标准中平方根升余弦（SRRC）滤波器（滚降系数为0．05）的结构设计，介绍了一种适合在FPGA中实现的高阶高速FIR滤波器的并行流水线结构。在本设计中，以CSD数优化滤波器系数，并运用简化加法器图（Reduced Adder Graph，RAG）算法进行改进，最后采用并行处理的转置型流水线结构实现。 @@ 接着研究数字电视地面传输标准采用的传输技术-OFDM的基本概念和技术特点，并研究了清华大学提出的DMB-T方案中TDS-OFDM信号帧的组成结构以及相关原理。 @@ 最后，本文针对OFDM调制所需要的3780点FFT处理器进行研究。为了保证OFDM信号的采样率和时域导频的采样率相同，以达到较好的同步性能，采用了3780个正交子载波的设计方案。在实现过程中，分析比较了多种算法的计算复杂性，设计出在硬件实现复杂度上进行优化的3780点FFT处理器的数据流流水线算法。之后，通过定点仿真比较各模块输出的动态范围和概率分布，设计出定点字长的优化方案，并分析计算了这一处理器的输出信噪比与内部各模块字长的关系，进一步降低了硬件实现复杂性。 @@关键字：数字电视地面广播传输（DTTB）；平方根升余弦滤波器（SRRC）；正交频分复用调制（OFDM）；快速傅立叶变换（FFT）； 3780
上传时间： 2013-04-24
上传用户：mdrd3080
人脸自动识别技术是模式识别、图像处理等学科的一个最热门研究课题之一。随着社会的发展,各方面对快速有效的自动身份验证的要求日益迫切，而人脸识别技术作为各种生物识别技术中最重要的方法之一，已经越来越多的受到重视。对于具有实时，快捷，低误识率的高性能算法以及对算法硬件加速的研究也逐渐展开。 本文详细分析了智能人脸识别算法原理，发展概况和前景，包括人脸检测算法，人眼定位算法，预处理算法，PCA和ICA 算法，详细分析了项目情况，系统划分，软硬件平台的资源和使用。并在ISE软件平台上，用硬件描述语言(verilog HDL)对算法部分严格按照FPGA代码风格进行了RTL 硬件建模，并对C++算法进行了优化处理，通过仿真与软件算法结果进行比对，评估误差，最后在VirtexII Pro FPGA 上进行了综合实现。 主要研究内容如下： 首先，对硬件平台xilinx的VirtexII Pro FPGA 上的系统资源进行了描述和研究，对存储器sdram,RS-232 串口，JTAG 进行了研究和调试，对Coreconnect的OPB总线仲裁机理进行了两种算法的比较，RTL 设计，仿真和综合。利用ISE和VC++软件平台，对verilog和C++算法进行同步比较测试，使每步算法对应正确的结果。对软硬件平台的合理使用使得在项目中能尽可能多的充分利用硬件资源，制板时正确选型，以及加快设计和调试进度。其次，对人脸识别算法流程中的人脸检测，人眼定位，预处理，识别算法分别进行了比较研究，选取其中各自性能最好的一种算法对其原理进行了分析讨论。人脸检测采用adaboost 算法，因其速度和精度的综合性能表现优异。人眼定位采用小块合并算法，因为它具有快速，准确，弱时实的特点。预处理算法采用直方图均衡加平滑的算法，简单，高效。 识别算法采用PCA 加ICA 算法，它能最大的弱化姿态和光照对人脸识别的影响。 最后，使用Verilog HDL 硬件描述语言进行算法的RTL 建模，在C++算法的基础上，保证原来效果的前提下，根据FPGA 硬件特点对算法进行了优化。视频输入输出是人脸识别的前提，它提供FPGA 上算法需要处理的数据，预处理算法在C++算法的基础上进行了优化，最大的减少了运算量，提高了运算速度，16 位计算器模块使得在算法实现时可以根据系统要求，在FPGA的ip 核和自己设计的模块之间选择性能更好的一个来调用，FIFO的设计提供同步和异步时钟域的数据缓存。设计在ISE和VC++软件平台同时进行，随时对verilog和C++数据进行监测和比对。全部设计模块通过仿真，达到预定的性能要求，并在FPGA 上综合实现。
上传时间： 2013-07-13
上传用户：李梦晗
低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码，其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低，没有错误平层，码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前，LDPC码已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域，因此LDPC码编译码器的硬件实现已成为纠错编码领域的研究热点之一。 本文在分析LDPC码的基本编码结构基础上，首先研究了LDPC码的随机构造方法，并给出了有效的PEG算法实现方法，重点分析了用环消除(cycle elimination)算法实现的准循环LDPC码的构造。然后对LDPC码的几种不同译码算法进行分析比较，讨论了一种适合硬件实现的译码算法-TDMP算法，并对易于硬件实现的TDMP算法进行了性能仿真，仿真结果表明TDMP算法作为硬件实现的译码算法具有优异的性能优势。最后针对Altera公司的StratixEPIS25 FPGA芯片设计了一个基于TDMP算法的(4096，2048)非规则LDPC码译码器，内部用了4个单校验码译码器并行译1帧数据，3帧同时译码，作者详细介绍了该译码器芯片的设计过程和内部结构和工作流程。
上传时间： 2013-05-23
上传用户：fujun35303
高速大容量数据采集存储技术在通信、航天、气象、雷达等多个领域中拥有着广泛应用。各领域科技与信息技术不断发展，对数据的采集和传输速率要求越来越高，对数据存储的速度和容量要求也越来越高。高速数据存储主要包括存储介质选取、存储器控制、数据存储和总线应用等，如何实时、高速、连续大量地采集存储数据是一个关键性问题。 本文设计了一种基于FPGA控制的高速数据采集存储系统。该系统选用符合ATA-6规范的IDE硬盘作为数据存储介质，采用RAID0配置的磁盘阵列形式，并配合板载的128MB内存实现对数据的高速大容量稳定存储。 该磁盘阵列同时管理五个IDE硬盘，平均数据流达到250MB/s，峰值传输速率达到500MB/s，也可以扩展更多硬盘构成大容量的磁盘阵列。系统采用PCI-9054桥芯片与计算机连接，可同时存储四路AD数据，可以通过人机交互界面实时监控数据采集情况，在计算机上实现整个磁盘阵列的实时控制。
上传时间： 2013-06-14
上传用户：2404
近红外光谱法是血液成分无创检测方法中的热点，也是取得成果最多的方法之一。但是，个体差异和测量条件是影响近红外光谱血液成分无创检测的一个较突出的问题。而动态光谱法就是针对这个问题而提出的一种全新的近红外无创血液成分浓度检测方法。它从原理上消除了个体差异和测量条件等对光谱检测的影响，为基于近红外光谱法的血液成分无创检测方法进入临床应用去除了一个较为关键的障碍。因此，本文根据动态光谱检测原理设计了基于FPGA的动态光谱数据采集系统。 在分析了动态光谱数据采集系统的性能要求后，采用DALSA的高性能线阵CCD IL-C6-2048C作为光电转换器件；根据CCD输出数据的高速度和信号微弱及含有噪声等特点，选用了高速、高精度、并带有相关双采样芯片的图像处理芯片AD9826作为模数转换器件；以FPGA及其内嵌的NIOSⅡ处理器作为核心控制器，并用LabVIEW对采集得到的数据进行显示。 在FPGA中，利用Verilog HDL语言编写了CCD和AD9826的控制时序；利用两块双口RAM组成乒乓操作单元，实现高速数据的缓存，避免利用NiosⅡ处理器直接读取时的频繁中断。将NIOSⅡ处理器系统嵌入到FPGA中，实现整个系统的管理。NiOSⅡ处理器利用中断方式读取缓存单元中的数据、经对数变换后传递给计算机。其中缓存数据的读取及对数变换均采用自定义组件的方式将硬件单元添加到NIOSⅡ系统中，编程时直接调用。NIOSⅡ系统通过串口将处理后的数据传递给LabVIEW， LabVIEW对数据简单处理后显示，以实时观察采样数据是否正确。 最后对系统进行了实验测试，实验结果表明，系统能够很好的采集并显示数据，能够初步完成光信号的检测。
上传时间： 2013-04-24
上传用户：luyanping
LDPC(Low Density Parity Check)码是一类可以用非常稀疏的校验矩阵或二分图定义的线性分组纠错码，最初由Gallager发现，故亦称Gallager码.它和著名Turbo码相似，具有逼近香农限的性能，几乎适用于所有信道，因此成为近年来信道编码界研究的热点。 LDPC码的奇偶校验矩阵呈现稀疏性，其译码复杂度与码长成线性关系，克服了分组码在长码长时所面临的巨大译码计算复杂度问题，使长编码分组的应用成为可能。而且由于校验矩阵的稀疏特性，在长的编码分组时，相距很远的信息比特参与统一校验，这使得连续的突发差错对译码的影响不大，编码本身就具有抗突发差错的特性。 本文首先介绍了LDPC码的基本概念和基本原理，其次，具体介绍了LDPC码的构造和各种编码算法及其生成矩阵的产生方法，特别是准循环LDPC码的构造以及RU算法、贪婪算法，并在此基础上采用贪婪算法对RU算法进行了改进。 最后，选用Altera公司的Stratix系列FPGA器件EPls25F67217，实现了码长为504的基于RU算法的LDPC编码器。在设计过程中，为节省资源、提高速度，在向量存储时采用稀疏矩阵技术，在向量相加时采用通过奇校验直接判定结果的方法，在向量乘法中，采用了前向迭代方法，避开了复杂的矩阵求逆运算。结果表明，该编码器只占用约10％的逻辑单元，约5％的存储单元，时钟频率达到120MHz，数据吞吐率达到33Mb/s，功能上也满足编码器的要求。
上传时间： 2013-06-09
上传用户：66wji
图像采集系统是数字图像信号处理过程中不可缺少的重要部分，它将前端相机所捕获的模拟信号转化为数字信号，或者直接从数字相机中获取数字信号，然后通过高速的计算机总线传回计算机，凭借计算机的强大的运算、数据存储与处理等操作能力，可以方便快捷地对信号进行分析处理，具有人机友好、功能灵活、可移植性强等优点。随着对数据传送速度要求的提高，PCI总线以其高的数据传输率，即插即用，低功耗等众多优点，得到广泛的应用。本文针对PCI总线接口电路使用的广泛性，介绍了PLX公司桥接芯片PCI9054主模式的工作原理和中断机制，采用可编程逻辑器件FPGA实现与PCI9054的本地接口的信号转换，给出了逻辑实现方案和仿真图。本文针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。在文章的软件设计部分介绍了WinDriver驱动开发工具，利用WinDriver工具，在WindowsXP系统下实现设备的驱动程序开发，完成主模式数据传输和设备中断的功能。
上传时间： 2013-06-09
上传用户：
随着信息技术和电子技术的进步和日益成熟，计算机数据采集技术得到了广泛应用。由于ISA数据采集卡的固有缺陷，PCI接口的数据采集卡将逐渐取代ISA数据采集卡，成为数据采集的主流。为了简化PCI数据采集卡结构，提高数据采集可靠性，本文研究并开发了一种基于FPGA的PCI结构的数据采集卡系统。 论文对PCI对目标设备数据采集卡实现的原理和方法进行了深入研究，设计了基于FPGA的PCI数据采集卡的硬件电路，通过在FPGA中嵌入了PCI目标设备的IP核与用户逻辑部分，构成了SOPC系统。使用Verilog硬件描述语言设计并实现了FPGA内部采集数据管理、数据管理寄存器和FIFO数据缓冲队列等模块电路。利用ModelSim对PCI系统进行了仿真。完成了系统硬件电路PCB板的设计，最终制作了PCI数据采集卡。 论文针对PCI结构的数据采集卡系统软件需求，研究了WDM设备驱动软件、Windows环境的简易虚拟示波器以及简易虚拟逻辑仪实现原理和方法。利用DriverStudio+Windows DDK for XP+VC6的软件平台，开发了WDM设备驱动程序。实现了Windows环境的简易虚拟示波器，和简易虚拟逻辑仪。系统测试结果表明该系统设计正确，系统运行稳定，功能和指标达到了设计要求。
上传时间： 2013-07-27
上传用户：yzy6007
随着计算机技术的突飞猛进以及移动通讯技术在日常生活中的不断深入，数据采集不断地向多路、高速、智能化的方向发展。本文针对此需求，实现了一种应用FPGA的多路、高速的数据采集系统，从而为测量仪器提供良好的采集数据。 本文设计了一种基于AD+FPGA+DSP的多路数据采集处理系统，针对此系统设计了基于AD9446的模数转换采集板，再将模数转换采集板的数据传送至基于FPGA的采集控制模块进行数据的压缩以及缓冲存储，最后由DSP调入数据进行数据的处理。本文的设计主要分为两部分，一部分为模数转换采集板的设计与调试，另一部分为采集控制模块的设计与仿真。 经设计与调试，模数转换模块可为系统提供稳定可靠的数据，能稳定工作在百兆的频率下；采集控制模块能实时地完成数据压缩与数据缓冲，并能通过时钟管理模块来控制前端AD的采样，该模块也能稳定工作在百兆的频率下。该系统为多路、高速的数据采集系统，并能稳定工作，从而能满足电子测量仪器的要求。关键词：数据采集；FPGA；AD9446
上传时间： 2013-06-04
上传用户：zzy7826
