选择法排序是从数据中选择最小的同第一个值交换，再从剩下的部分中选择最小的与第二个值交换，这样循环下去，直到循环结束。
标签： 排序 数据
上传时间： 2013-12-17
上传用户：啊飒飒大师的
库的各种选择器的用法,事件,及一些UI插件的用法
标签： 选择器 插件
上传时间： 2013-12-24
上传用户：yoleeson
FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。
标签： FPGA Mars VHDL EP
上传时间： 2017-05-25
上传用户：shizhanincc
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。
标签： Verilog EP1C6F FPGA Mars
上传时间： 2014-11-10
上传用户：15736969615
欧几里德算法：辗转求余 原理: gcd(a,b)=gcd(b,a mod b) 当b为0时,两数的最大公约数即为a getchar()会接受前一个scanf的回车符
标签： gcd getchar scanf mod
上传时间： 2014-01-10
上传用户：2467478207
文件选择器的设计具有一定的难度，里面代码的设计也相当的复杂。
标签： 选择器
上传时间： 2017-06-05
上传用户：270189020
这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器
标签： vhdl 硬件描述语言 乘法器 多路
上传时间： 2013-12-31
上传用户：songyue1991
一种基于数据块选择的方差时间图Hurst参数估计方法。
标签： Hurst 数据 参数估计 方差
上传时间： 2013-12-22
上传用户：baiom
对样式选择器进行了总结 对样式选择器进行了总结 对样式选择器进行了总结
上传时间： 2013-12-27
上传用户：450976175
通过输入数据 控制选择混合输出 7路可选
标签： 输入 数据 控制 输出
上传时间： 2013-12-16
上传用户：sk5201314
