由单片机和CPLD共同构成7位数字频率计
上传时间: 2014-01-18
上传用户:ikemada
基于FPGA的自适应数字频率计,测量范围1Hz-99.9MHz
上传时间: 2013-12-23
上传用户:ztj182002
数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间(闸门时间)内,记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K20TC144-4器件中测试实现了其功能。
上传时间: 2013-12-31
上传用户:1079836864
基于单片机的数字频率计设计,定时器T0完成定时功能,T1采用计数功能
上传时间: 2017-05-29
上传用户:671145514
8位十进制数字频率计 测量频率范围在1HZ—1MHZ之间
上传时间: 2017-06-03
上传用户:aeiouetla
本程序完整的实现了数字频率计的常用功能。并对通常数字频率计的常见问题进行了改进。具有实用价值。
上传时间: 2017-06-04
上传用户:dyctj
数字频率计毕业论文 不是自己做的。。哈哈
上传时间: 2017-06-11
上传用户:whenfly
基于AVR的数字频率计,使用LCD1602做显示。刷新速度1S,含电路图
上传时间: 2013-11-26
上传用户:shinesyh
数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数,这就要求由分频器产生标准闸门时间信号,计数器记录脉冲个数,由控制器对闸门信号进行选择,并对计数器使能断进行同步控制。控制器根据闸门信号确定最佳量程。
上传时间: 2014-01-18
上传用户:1051290259
数字频率计 FPGA 用verilog语言编写
上传时间: 2013-12-27
上传用户:TF2015