本程序功能: DDS文件夹内的程序，完成直接数字频率合成功能,有正弦,三角,方波三种波形,并能扫频. 可通过键盘操作设置频率参数和选择波形种类和控制运行. 由两部分组成,"C"文件夹内,是用于在 51 单片机上运行的 C语言程序, "Verilog"文件夹内,是用Verilog语言编写的 FPGA 程序.
上传时间： 2014-12-06
上传用户：cazjing
鉴于传统波形发生器的不足，采用数字合成技术构成任意波形发生器，此波形发生器可以产生任意波形的周期信号，能灵活控制信号的频率幅值，相位，并在很宽的范围内快速切换频率，具有高分辨输出，运用DDS技术构建频率信号源，可获得连续精确调整的信号频率，幅值相位控制方便，存储容量大；AWG占微机系统资源少，通用性好，具有较强的移植性和很高的性能价格比。 研究的内容是利用数字频率合成技术构成任意波形发生器，且通过RS232串行接口传到PC，供PC机管理。
标签： 波形发生器
上传时间： 2013-12-29
上传用户：lo25643
基于ＦＰＧＡ平台，实现了直接数字频率合成。
标签：
上传时间： 2014-06-12
上传用户：R50974
：正弦波发生器例程，包括了直接数字频率合成(DDS)的原理以及如何应用CPLD产生频率可控频率的正弦信号。
标签： 正弦波发生器
上传时间： 2014-01-27
上传用户：tianyi223
本设计采用AT89552单片机，辅以必要的模拟电路，实现了一个基于直接数字频率合成技术(DDS)的正弦谊号发生器。设计中采用DDS芯片AD9850产生频率1KHZ~10MHZ范围内正弦波，采用功放AD811控制输出电压幅度， 由单片机AT89S52控制调节步进频率1HZ。在此基础上，用模拟乘法器MC1496实现了正弦调制信号频率为1KHZ的模拟相度调制信号；用FPGA芯片产生二进制NRZ码,与AD9850结合实现相移键控PSK、幅移键控ASK、频移镇键FSK。
上传时间： 2014-12-05
上传用户：shus521
在现代信息战中，随着电子对抗技术和装备的不断发展，战场的电磁环境更加恶劣，通信的电子战日益激烈。这就限制了无线电通信在某些特殊的战术背景下的应用。为了保证通信链路的安全顺畅，研究各种适用于军事通信的抗干扰、抗侦收、抗测向技术和寻求适应于这些特定的环境下新的通信方式就显得十分必要。超声波语音通信就是在这样的背景下提出来的。本文首先概略的介绍了AM调制、采样定理、直接数字频率合成等相关的基础理论；接着结合课题的具体要求，提出了基于DDS的基本原理，依托FPGA与单片机相结合的硬件平台来实现AM数字调幅的方案。设计中将软件无线电的思想渗透其中，将原来运用模拟器件构建的电路都通过软件编程的方法来实现，增加了系统的灵活性。其次，对整个系统的硬、软件设计进行了详细的叙述；系统的硬件电路由AM调制电路和功放电路组成，其中，M调制电路包括模拟部分、数字部分、电源部分，它主要完成语音信号与载波信号的数字调幅功能；功放电路是单独的一块电路板，它主要对调幅信号进行功率放大以驱动换能器，从而以超声波的形式将信息发出。而且，还详细分析了各部分硬件电路的设计和工作过程，并给出了相应的电路图。系统的软件设计包括有两个方面内容，一方面是单片机的软件设计，它主要利用IAR Embeded Workbench开发环境，完成系统的界面显示及各种调幅参数的设置；另一方面是FPGA软件的设计，它主要利用Quartusll开发软件，采用VHDL和QuartusII内嵌的图表编辑器的原理图式图形输入法混合编程的方式，编写了各模块单元，在FPGA内部实现了调幅功能。最后，对调制系统进行测试，测试结果表明系统工作性能稳定，基本上达到了预期的设计要求。
上传时间： 2022-06-18
上传用户：
数字合成信号的设计，主要是采用数字频率直接合成的方法设计信号源。
上传时间： 2013-12-31
上传用户：lacsx
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
上传时间： 2013-06-10
上传用户：yd19890720
在现代电子系统中，数字化已经成为发展的必然趋势，接收机数字化是电子系统数字化中的一项重要内容，对数字化接收机的研究具有重要的意义。随着数字化理论和微电子技术的迅速发展，高速的中频数字化接收机的实现已经成为可能。本文研究了一种基于FPGA的软件无线电数字接收平台的设计，并着重研究了其中数字中频处理单元的设计和实现。FPGA器件具有设计灵活、开发周期短和开发成本低等优点，所以广泛应用于各种通信系统中。相比于传统的DSP串行结构，FPGA能够进行流水线性设计，对数据进行并行处理，所以FPGA在进行数据量大，要求实时处理的系统设计时有很大的优势。 本文首先首先分析了软件无线电当前的发展趋势及技术现状，针对存在的处理速度跟不上的DSP瓶颈问题，提出了中频软件无线电的FPGA实现方案。本文以FPGA实现为重点，在深入分析软件无线电相关理论的基础上，着重研究和完成了中频软件无线电数字接收平台两大模块的FPGA实现：数字下变频相关模块和数字调制解调模块。其中，在深入研究数字下变频实现结构的基础上，首先对数字下变频模块的数控振荡器(NCO)采用了直接频率合成技术(DDS)实现，其频率分辨率高，灵活，易于实现；高效抽取滤波器组由积分梳状滤波器(CIC)，半带滤波器(HB)，FIR滤波器组成。对积分梳状滤波器(CIC)本文采用了Hogenaur“剪除”理论对内部寄存器的位宽进行改进，极大地节约了资源，提高了运行速率。对FIR滤波器和半带滤波器采用了(DA)分布式算法，它的运行速度只与数据的宽度有关，只有加减法运算和二进制除法，既缩减了系统资源又大大节省了运算时间，实现了高效的实时处理。对数字调制解调模块，重点研究和完成了2ASK和2FSK的调制解调的FPGA实现，模块有很好的通用性，能方便地移植到其它的系统中。在文章的最后还对整个系统进行了Matlab仿真，验证了系统设计思想的正确性。在系统各个关键模块的设计过程中，都是先依据一定的设计指标进行verilog编程，然后再在Quartus软件中编译，时序仿真测试，并与Matlab仿真结果进行对比，验证设计的正确性。
上传时间： 2013-05-18
上传用户：450976175
多个DDS器件同步后，就可以在多个频率载波实现相位和幅度的精确数字调谐控制。这种控制在雷达应用和用于边带抑制的正交(I/Q)上变频中很有用。
上传时间： 2013-11-13
上传用户：lingzhichao
