基于51单片机的数字数字频率计设计与仿真文件分享，含源码及protues仿真
上传时间： 2022-07-17
上传用户：qdxqdxqdxqdx
简易数字频率计设计（原理图、PCB、源码、分析报告）
上传时间： 2022-07-29
上传用户：
此程序为AD9850（DDS）直接数字频率合成器C语言源码。用125M的有源晶振，频率无失真输出可达到40M。该程序包括FYD12864LCD显示程序加4X4矩阵键盘扫描，可步进1M，1K，和任意频率输入。及相位设置。
上传时间： 2013-07-09
上传用户：wfl_yy
差分跳频(DFH)是集跳频图案、信息调制与解调于一体，是一个全面基于数字信号处理的全新概念的通信系统，其技术体制和原理与常规跳频完全不同，较好地解决了数据速率和跟踪干扰等问题，代表了当前短波通信的一个重要发展方向。美国Sanders公司推出了名为CHESS的新型短波跳频通信系统，并获得了成功，但我国对该体制和技术的研究还处于初始阶段，目前还不太成熟，离实际应用还有一段距离。 本文主要基于FPGA芯片的基础上对差分跳频进行了研究，用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、测试及硬件升级。而且设计中尽量采用软件无线电体系结构，减少模拟环节，把数字化处理尽量靠近天线，从而建立一个通用、标准、模块化的硬件平台，用软件编程来实现差分跳频的各种功能，从基于硬件的设计方法中解放出来。 本文首先介绍了课题背景及研究的意义，阐述了目前差分跳频中频率合成跟频率识别的实现方案。在频率合成中，着重对DDS的相位截断误差及幅度量化误差进行仿真，找出基于FPGA实现的最佳参数及改善方法。在频率识别中，基于Xilinx公司提供FFT IP核，接收端中的位同步，频率识别均在FFT的理论上进行设计。最后根据设计方案制作基于FPGA的电路板。 设计中跳频图案、直接数字频率合成器、频率识别、位同步、跳频图案恢复、线性调频z变换等模块均采用Verilog和VHDL两种通用硬件描述语言进行设计，以便能够在所有厂家的FPGA芯片中移植。
上传时间： 2013-07-22
上传用户：yezhihao
dds信号发生器程序设计，框图，基于CPLD控制的DDS数字频率合成器设计
上传时间： 2013-08-30
上传用户：BIBI
在一些需要高频分辨率、设置转换度的应用场合，直接数字频率合成器（DDS）技术具有其他频率合成方法无法比拟的优势。在介绍DDS的基本原理及其典型器件AD9858的结构和功能的基础上，详细论述了采用单片机+CPLD来控制AD9858实现宽带雷达信号源的设计过程。实际应用证明，该系统设计分辨率高，转换速度快，在窄带时无杂散动态范围SFDR优于75 dBc，宽带无杂散动态范围SFDR优于55 dBC。
上传时间： 2014-12-27
上传用户：ming52900
在EDA中，基于数字频率合成器的FPGA实现
标签： EDA
上传时间： 2014-01-09
上传用户：franktu
dds信号发生器程序设计，框图，基于CPLD控制的DDS数字频率合成器设计
上传时间： 2015-08-13
上传用户：xjz632
2006altera大赛－基于软核Nios的宽谱正弦信号发生器设计：摘要：本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA公司的 Cyclone 系列 FPGA 为数字平台，将微处理器、总线、数字频率合成器、存储器和 I/O 接口等硬件设备集中在一片 FPGA 上，利用直接数字频率合成技术、数字调制技术实现所要求波形的产生，用 FPGA 中的 ROM 储存 DDS 所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理（DSP）技术，通过在 Nios 中软件编程解决 不同的调制方式的实现和选择。系统频率实现 1Hz～20MHz 可调，步进达到了1Hz；完成了调幅、调频、二进制 PSK、二进制 ASK、二进制 FSK 调制和扫频输出的功能。
标签： Nios Cyclone altera ALTERA
上传时间： 2015-09-02
上传用户：coeus
EDA实验本科论文，对学习电子工程专业的学生有很大帮助，是关于直接数字频率合成器的
上传时间： 2013-12-20
上传用户：大融融rr
