锁相技术相关专辑 38册 209M用数字锁相环电路实现高精度宽范围频率控制.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
数字锁即电子密码锁.适合新手学习参考
上传时间： 2022-04-18
上传用户：
该文档为基于FPGA的数字锁相环的研究与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： fpga
上传时间： 2022-04-27
上传用户：
该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： dsp
上传时间： 2022-05-01
上传用户：
采用用verilog语言编写的全数字锁相环的源代码，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
标签： verilog
上传时间： 2022-05-22
上传用户：
很好的全数字锁相环源程序，大家有需要的可以看看
标签： 锁相环
上传时间： 2022-07-22
上传用户：
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时，减小时钟偏差，本文设计了内置于FPGA芯片中的延迟锁相环，采用一种全数字的电路结构，将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路，和延时补偿调整电路，配合特定的控制逻辑电路，完成时钟延时补偿。在输入时钟频率不变的情况下，只需一次调节过程即可完成输入输出时钟的同步，锁定时间较短，噪声不会积累，抗干扰性好。 在Smic0.18um工艺下，设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz，最大抖动时间为35ps，锁定时间为13个输入时钟周期。另外，完成了时钟相移电路的设计，实现可编程相移，为用户提供与输入时钟同频的相位差为90度，180度，270度的相移时钟；时钟占空比调节电路的设计，实现可编程占空比，可以提供占空比为50/50的时钟信号；时钟分频电路的设计，实现频率分频，提供1.5，2，2.5，3，4，5，8，16分频时钟。
上传时间： 2013-07-06
上传用户：LouieWu
随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一...
上传时间： 2013-06-09
上传用户：mosliu
随着非线性负载在电网应用中的不断增加，给电网造成的谐波污染日益严重，已成为影响电能质量的重要因素之一。与无源滤波器相比，有源滤波器具有滤波特性好，受电网阻抗影响小，可同时补偿谐波和无功等优点，所以，有源电力滤波装置作为一项有效措施，被广泛地研究和应用。 本文首先介绍了谐波产生及其严重的危害性，综述了国内外电力系统谐波抑制技术的发展概况以及有源电力滤波器在谐波抑制中的应用前景。阐明了以DSP为核心控制芯片的有源电力滤波器数字控制系统的特点。介绍了有源电力滤波器的结构和工作原理，在瞬时无功功率理论的基础上设计了谐波电流的检测方案，提出了有源电力滤波器全数字化控制系统的实施方案，包括信号调理、过零检测、交流采样、锁相和滤波等，同时给出部分程序框图及程序和程序运行结果。为了进行更加深入的理论分析，本文在MATLAB的SIMULINK仿真环境下建立了有源电力滤波器系统的仿真模型，并对谐波电流检测方法进行了仿真对比。同时，重点进行了软件设计，包括数字锁相环、低通滤波器等，程序运行结果取得了令人满意的效果。 本文以三相并联有源电力滤波器为研究对象，设计了基于DSP芯片的数字化控制方案，该方案用一片DSP芯片TMS320F2812实现谐波指令电流计算和控制环节。并详细介绍了该控制方案的软件设计。 从目前国外的研究和使用情况来看，有源电力滤波器具有广阔的应用前景。本题目今后的重点发展方向是进行实用化研究。
上传时间： 2013-04-24
上传用户：lifangyuan12
书名:数字逻辑电路的ASIC设计/实用电子电路设计丛书 作者:（日）小林芳直 著，蒋民 译，赵宝瑛 校 出版社：科学出版社 原价：30.00 出版日期：2004-9-1 ISBN：9787030133960 字数：348000 页数：293 印次： 版次：1 纸张：胶版纸 开本： 商品标识：8901735 编辑推荐 -------------------------------------------------------------------------------- 内容提要 -------------------------------------------------------------------------------- 本书是“实用电子电路设计丛书”之一。本书以实现高速高可靠性的数字系统设计为目标，以完全同步式电路为基础，从技术实现的角度介绍ASIC逻辑电路设计技术。内容包括：逻辑门电路、逻辑压缩、组合电路、Johnson计数器、定序器设计及应用等，并介绍了实现最佳设计的各种工程设计方法。 本书可供信息工程、电子工程、微电子技术、计算技术、控制工程等领域的高等院校师生及工程技术人员、研制开发人员学习参考。 目录 -------------------------------------------------------------------------------- 第1章 ASIC=同步式设计=更高可靠性设计方法的实现 1.1 面向高性能系统的设计 1.2 同步电路的不足 1.3 同步电路设计 1.4 ASIC机能设计方法有待思考的地方 第2章 逻辑门电路详解 2.1 逻辑门电路的最基本的知识 2.2 加法电路及其构成方法 2.3 其他输入信号为３位的逻辑单元 2.4 复合逻辑门电路的调整 第3章 逻辑压缩与奎恩·麦克拉斯基法 3.1 除去玻色项的方法 3.2 奎恩·麦克拉斯基法 第4章 组合电路设计 4.1 选择器、解码器、编码器 4.2 比较和运算电路的设计 第5章 计数器电路的设计 5.1 计数器设计的基础 5.2 各种各样的计数器设计 5.3 LFSR(M系列发生器)的设计 第6章 江逊计数器 6.1 设计高可靠性的江逊计数器 6.2 冲刷顺序的组成 第7章 定序器设计 7.1 定序器电路设计的基础知识 7.2 把江逊计数器制作成状态机 7.3 一比特热位状态机与江逊状态机 7.4 跳跃动作的设计 第8章 定序器的高可靠化技术 8.1 高可靠性定序器概述 8.2 关注高可靠性江逊状态机 第9章 定序器的应用设计 9.1 软件处理与硬件处理 9.2 自动扶梯的设计 9.3 信号机的设计 9.4 数码存钱箱的设计 9.5 数字锁相环的设计 第10章 实现最佳设计的方法 10.1 如何杜绝运行错误的产生 10.2 16位乘法器的电路整定 10.3 冒泡分类器（bubble sorter）的电路设定 参考文献
上传时间： 2013-06-15
上传用户：龙飞艇
