虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

数字锁相环

数字锁相环(digitalphase-lockedloop)是用数字信号处理技术和数字电路构成的锁相环路。
  • XS128之锁相环PLL

    XS128之锁相环PLL

    标签: 128 PLL XS 锁相环

    上传时间: 2013-12-20

    上传用户:ywqaxiwang

  • 锁相环(PLL)基本原理

    锁相环是一种反馈系统,其中电压控制振荡器(VCO)和相位比较器相互连接,使得振荡器可以相对于参考信号维持恒定的相位角度。锁相环可用来从固定的低频信号生成稳定的输出高频信号等。

    标签: PLL 锁相环

    上传时间: 2013-11-22

    上传用户:waixingren

  • 锁相环技术及CD4046的结构和应用

    叙述了锁相环的应用及其结构特点, 较详细地介绍了锁相集成电路CD4046的结构特点和应用。

    标签: 4046 CD 锁相环技术

    上传时间: 2013-10-27

    上传用户:gxm2052

  • 锁相环频率合成器-ad9850激励

    用ad9850激励的锁相环频率合成器山东省济南市M0P44 部队Q04::00R 司朝良摘要! 提出了一种ad9850和ad9850相结合的频率合成方案! 介绍了ad9850芯片ad9850的基本工作原理" 性能特点及引脚功能! 给出了以1!2345 作为参考信号源的锁相环频率合成器实例! 并对该频率合成器的硬件电路和软件编程进行了简要说明#关键词! !!" 锁相环频率合成器数据寄存器

    标签: 9850 ad 锁相环 激励

    上传时间: 2013-10-18

    上传用户:hehuaiyu

  • 锁相环寄存器

    锁相环寄存器

    标签: 锁相环 寄存器

    上传时间: 2013-11-21

    上传用户:小码农lz

  • PIC16C54C锁相环程序

      PIC16C54C为8位单片机,指令字长12位,全部指令都是单字节指令,系统为哈佛结构,数据总线和程序总线各自独立分开,数据总线宽度为8位,程序总线宽度为12位,内部程序存储器为512×12位,内部数据寄存器为32×8位。   PIC16C54C有12根双向可独立编程I/O引脚,分为PortA和PortB两个端口,其中PortA为RA0~RA3,PortB为RB0~RB7,每根I/O引脚可由程序来编程决定其输入输出方向。   PIC16C54C提供四种可选振荡方式:   - RC,低成本的阻容振荡方式   - XT,标准晶体/陶瓷振荡   - HS,高速晶体/陶瓷振荡   - LP,低功耗,低频晶体振荡 更多锁相环知识请访问 http://www.elecfans.com/zhuanti/PLL.html

    标签: PIC 16C C54 54C

    上传时间: 2013-12-23

    上传用户:dianxin61

  • 基于FPGA的全数字锁相环路的设计

    介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想,并用可编程逻辑器件FPGA加以实面。

    标签: FPGA 全数字 锁相环路

    上传时间: 2014-12-28

    上传用户:ruixue198909

  • ADF4159--ADI锁相环原文资料

    ADI锁相环

    标签: 4159 ADF ADI 锁相环

    上传时间: 2013-10-27

    上传用户:zaizaibang

  • 基于FPGA的全数字锁相环路的设计

    介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想,并用可编程逻辑器件FPGA加以实面。

    标签: FPGA 全数字 锁相环路

    上传时间: 2013-10-20

    上传用户:yl8908

  • 一种基于TMS320F2812的软件锁相环实现方法_刘翔

    DSP 实现软件锁相环

    标签: F2812 2812 320F TMS

    上传时间: 2013-11-05

    上传用户:cazjing