VHDL数字钟设计程序 设计要求 基本要求： 1、24小时计数显示； 2、具有校时功能（时，分） ； 附加要求： 1、实现闹钟功能（定时，闹响）；
上传时间： 2017-01-21
上传用户：waizhang
数字电子课程设计报告,题目一:三态逻辑电平测试器电路的设计 题目二:分压式工作点稳定电路Multisim仿真 内附详细的设计原理及原理图
上传时间： 2013-11-26
上传用户：CHINA526
设计一个简易数字钟，具有校时功能： 1、以至少6位LED数码管显示时、分、秒，时为24进制。 2、采用最多8个键实现校时功能。
标签： 数字
上传时间： 2014-01-19
上传用户：cuibaigao
VHDL语言设计的数字钟 具有时分秒三段显示
上传时间： 2017-01-25
上传用户：evil
这是我们这周数字信号处理课程设计的论文，也许对大家有用啊，希望大家能用到。
上传时间： 2014-01-02
上传用户：xiaodu1124
数字逻辑课程设计实现售铅笔问题，并通过vhdl实现输出波形。
上传时间： 2014-01-04
上传用户：mhp0114
[biyesheji_huibian.rar] - 基于MCS-51单片机的数字钟设计 [摘要] III [ABSTRACT] IV 引言 1 1绪论 2 1.1 集成电路 2 1.2 主要技术的背景 2 1.2.1 发展历史 2 1.2.2 现状 3 1.2.3 发展趋势 3 2器件简介 4 2.1 LED显示器 4 2.1
标签： biyesheji_huibian ABSTRACT MCS 1.1
上传时间： 2013-12-09
上传用户：PresidentHuang
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现
上传时间： 2017-01-30
上传用户：dreamboy36
一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计
上传时间： 2014-02-11
上传用户：xwd2010
电子工程(报告) >> [数字电子课程设计] 七段数码显示译码器设计[数字电子课程设计] 七段数码显示译码器设计 购买...(1)学习7数码显示译码器设计 (2)学习VHDL的多层次设计方法。 二、设计任务及要求: (1)实验内容1:说明程序1的...
上传时间： 2013-12-24
上传用户：sclyutian
