VHDL语言编程，实现数字逻辑电路点阵风扇，北京邮电大学数字逻辑电路实验
标签： 数字逻辑电路 点阵 风扇
上传时间： 2016-05-21
上传用户：whp0902
数字逻辑电路.刘必虎.沈建国,数字逻辑电路.刘必虎.沈建国
标签： 数字逻辑电路
上传时间： 2016-05-23
上传用户：JoneWine
详细讲解VHDL硬件描述语言以及数字逻辑电路，并且附有相关例子的源码
标签： VHDL 硬件描述语言 数字逻辑 电路设计
上传时间： 2016-07-25
上传用户：copy
该文档为MATLAB的数字逻辑电路Simulink仿真讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： matlab
上传时间： 2022-03-10
上传用户：fliang
这是关于数字逻辑电路基础知识方面的大学教材，提供给网友们学习使用！
上传时间： 2022-07-18
上传用户：zhaiyawei
国外的数字逻辑电路教材，英文版。读原著不会有翻译软件带来的错误，还可以学习英语，一举二得
标签： 逻辑电路 数字电路
上传时间： 2022-07-28
上传用户：aben
这个是用muxpulsII制作的有时钟功能的电路是属于数字逻辑的
标签： muxpulsII 时钟 数字逻辑 电路
上传时间： 2015-03-02
上传用户：xcy122677
本文详细分析了COOLRUNNER系列CPLD的结构,特点及功能,使用VHDL语言实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分.
标签： COOLRUNNER CPLD VHDL 分
上传时间： 2013-12-18
上传用户：shawvi
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
标签： CPLD VHDL 芯片 时钟源
上传时间： 2014-01-02
上传用户：LIKE
数字电路中的组合逻辑电路，看看，挺有用的。
标签： 数字电路 组合逻辑电路
上传时间： 2016-04-30
上传用户：李梦晗
