基于saber2007仿真的移相全桥DC-DC变换器，单路原理图，使用UC3875芯片.zip
标签： DC-DC变换器
上传时间： 2022-06-28
上传用户：
UC3875 全桥移相开关电源 saber.zip UC3875 全桥移相开关电源 saber.zip
上传时间： 2022-06-28
上传用户：
一种基于UC3879的新型软开关DC-DC移相全桥变换器
上传时间： 2022-07-21
上传用户：
很好的全数字锁相环源程序，大家有需要的可以看看
标签： 锁相环
上传时间： 2022-07-22
上传用户：
低频数字式相位测试仪，本设计给出了以凌阳16位单片机Spce061A为核心的数字式相位测量的基本原理与实现方案。该系统由相位测量仪、数字式移相信号发生器和移相网络三个模块构成，分别由两块单片机独立地实现控制与显示功能。采用DDS技术生成两路正弦波信号，并通过改变存储器中数据读取的起始地址来实现数字移相的功能，用Ф-T变换技术来实现相位差的测量，使得测量分辨率精确到0.1º ，测得的频率与相位差值送入LCD进行显示，加入红外键盘以及语音播报的功能，使得系统具有智能化、人性化的特色。
上传时间： 2017-02-27
上传用户：chens000
目 录 第一章 VHDL文本输入设计方法 1.1 编辑输入并存盘VHDL原文件 1.2 将当前设计设定为工程 1.3 选择VHDL文本编译版本号和排错 1.4 时序仿真 1.5 硬件测试 1.6 部分实验 第二章 全国大学生电子设计竞赛赛题练习 2.1 等精度频率计设计 2.2 数字移相正弦信号发生器设计 2.3 测相仪设计 2.4 逻辑分析相仪设计 2.5 存储示波器设计
上传时间： 2014-12-02
上传用户：diets
VIP专区-嵌入式/单片机编程源码精选合集系列（83）资源包含以下内容：1. TI MSP430 I2C模块实现 日历时钟系统设计方案的源码 全部代码.2. 基于TI MSP430 的SmartMedia卡的本地存储系统源码.3. Altera CycloneIII_Starter_Kit 开发板原理图.4. 嵌入式程序.5. 飞利普ARM2132电路原理图及PCB图,protel99格式。.6. 在Quartus下使用D触发器来加入延迟.7. USB转并口 含有PCB和原理图 速度已经有所改善.8. Jennic ZigBee中文开发指南.9. cs8900网卡在嵌入式系统中的驱动,网上很少有此网卡驱动的源代码,并且cs8900的datasheet写的非常乱,这个网卡驱动是我用了快2个星期弄出来的,分享给大家,希望大家少走弯路..10. 本人购买的嵌入式系统开发板里面带的光盘资料,非常有用的实时操作系统,源代码开发..11. 嵌入式系统开发.在S3C44B0X处理器下的一个相当于pc电脑的BIOS,主要实现系统启动以及初始化功能.非常底层的代码..12. 杭州立宇泰的s3c2410开发板的USB启动代码,里有usb驱动.可降低usb开发的难度..13. 串口阿啊啊 啊啊几个拉开觉得福阿德司法阿斯顿金卡速度fiao].14. TI公司的AD8361的VHDL控制程序.15. ST71x以太网测试程序.开发环境：ads. 连好网线,在windows下.16. 液晶FM12864-1驱动程序.17. Maxim实时时钟芯片DS1302驱动程序.18. ADI芯片AD7705驱动程序.19. GM8125芯片的驱动程序.20. 新型网络芯片enc28j60驱动程序.21. 北京合众达电子技术有限责任公司用于DSP图像处理程序设计文献.22. 基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器.23. 基于fpga和sopc的用VHDL语言编写的EDA7段数码显示译码器.24. 基于fpga和sopc的用VHDL语言编写的EDA8段数码显示译码器.25. 基于fpga和sopc的用VHDL语言编写的EDA数控分频器.26. 基于fpga和sopc的用VHDL语言编写的EDA正弦信号发生器.27. 基于fpga和sopc的用VHDL语言编写的EDA8位16进制频率计.28. 基于fpga和sopc的用VHDL语言编写的EDA序列检测器.29. 基于fpga和sopc的用VHDL语言编写的EDA的ADC0809采样控制电路.30. 基于fpga和sopc的用VHDL语言编写的EDA数据采集电路和简易存储示波器.31. 基于fpga和sopc的用VHDL语言编写的EDA比较器和D/A器件实现.32. 基于fpga和sopc的用VHDL语言编写的EDA移位相加硬件乘法器.33. 基于fpga和sopc的用VHDL语言编写的EDA乐曲硬件演奏电路.34. 基于fpga和sopc的用VHDL语言编写的EDA乒乓球游戏电路.35. 基于fpga和sopc的用VHDL语言编写的EDA等精度频率设计.36. 基于fpga和sopc的用VHDL语言编写的EDA采样高速A/D的存储示波器.37. 基于fpga和sopc的用VHDL语言编写的EDA信号采集与频谱分析电路.38. 基于fpga和sopc的用VHDL语言编写的EDA的DDS信号发生器.39. 基于fpga和sopc的用VHDL语言编写的EDA数字移相信号发生器.40. 基于fpga和sopc的用VHDL语言编写的EDA的PS/2鼠标键盘控制模块.
标签：
上传时间： 2013-04-15
上传用户：eeworm
VIP专区-嵌入式/单片机编程源码精选合集系列（134）资源包含以下内容：1. 讲述了如何用C语言编写八位嵌入式MCU程序,内容涉及数据类型和变量,函数库,优化和测试嵌入式C语言程序等,书中穿插有样例工程..2. 一款液晶RT240128GB的以8080方式控制的底层驱动源代码程序,非常难得,放血奉献!.3. 嵌入式开发的书籍.4. ARM应用程序开发.5. 基于DD的数字移相正弦信号发生器设计 EDA技术在全国大学生设计竞赛中的应用.6. 44B0中,bootloader初始化用到的函数库.7. plc s7-200 modbus 例程.8. NXP ARM7串口通讯程序.9. 生态系统仿真实验.10. 这是基于UCOS-II嵌入式实时操作系统开发的脑中报警程序代码.11. 基于ARM的LED显示程序.12. ARM芯片LPC2131的一个小程序.13. ARM芯片LPC2131的一个中断时钟小程序.14. ARM芯片LPC2131的一个完整的中断时钟程序.15. 三星s3c2460开发板完整原理图 SMDK2460A_416_CPUbd_Schematic SMDK2460A_496_Schematic.16. 未写入字模程序和字符显示程序段.17. Intel StrataFlash® Embedded Memory(P30).18. atmel-at89c52中文资料,atmel应用者的资料。Yy.19. 这个Demo程序是应用在FreeRTOS上的PIC24应用Demo.20. PLC、DCS、FCS三大控制系统的特点和差异.21. 德国倍福电气有限公司(TwinCAT)PLC编程手册.22. 基于80C51单片机源码公开的Small RTOS v1.20.3-,C-C++,单片机开发/SCM 内含单片机源码rtos随想曲,Small RTOS 下dp-51例子 最新版.23. 使用Embeded Visual C++开发通讯终端及应用实例代码分析(Level 200).24. 嵌入式系统体系结构 编程与设计 分十二章节 介绍软件和硬件设计及集成方法.25. 之前在 embedded linux 上写 keypad driver 参考的源代码,有写 keypad driver 需要的朋友可以参考.26. 他人的PCI设计经验.27. TI的DM355原理图.28. ZLG DP-668 开发板原理图 对应我上传的程序.29. usb转换成串口的最新电路图共大家设计参考.30. 用M16驱动步进电机 ,实现三种驱动方式: 单四拍驱动、双四拍驱动、单双八拍驱动.31. MC系列单片机浮点运算子程序.32. 合众达 TI 5502 开发板 原理图.33. MSP430F133控制 TH7122发射的C程序原代码,IAR C.34. MSP430F133 控制TH7122的原理图和印制板图.35. TH7122 的MSP430F133接收程序,10.7MHz中频,IAR C.36. steve maguire 编著的。并不时向大多数书一样从最基本的c语法讲起。而是从自己多年的编程经验总结.37. 这是一部关于如何用C++开发嵌入式系统的书。书中给出了一些开发例程。.38. Bpline曲线生成.39. vod 项目软件源代码.40. 嵌入式开发中主机与开发之间通信的tftp软件.
上传时间： 2013-07-28
上传用户：eeworm
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时，减小时钟偏差，本文设计了内置于FPGA芯片中的延迟锁相环，采用一种全数字的电路结构，将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路，和延时补偿调整电路，配合特定的控制逻辑电路，完成时钟延时补偿。在输入时钟频率不变的情况下，只需一次调节过程即可完成输入输出时钟的同步，锁定时间较短，噪声不会积累，抗干扰性好。 在Smic0.18um工艺下，设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz，最大抖动时间为35ps，锁定时间为13个输入时钟周期。另外，完成了时钟相移电路的设计，实现可编程相移，为用户提供与输入时钟同频的相位差为90度，180度，270度的相移时钟；时钟占空比调节电路的设计，实现可编程占空比，可以提供占空比为50/50的时钟信号；时钟分频电路的设计，实现频率分频，提供1.5，2，2.5，3，4，5，8，16分频时钟。
上传时间： 2013-07-06
上传用户：LouieWu
近年来，光伏发电技术取得了长足的进步，太阳能已经成为当今能源的一个重要补充。光伏并网发电是太阳能大规模利用的必然趋势。本文以光伏并网发电系统的核心设备并网逆变器为研究对象，首先给出了单相光伏并网逆变器的详细的硬件设计过程，然后对光伏阵列的最大功能点跟踪、逆变器的特性及控制方法、并网系统的人机交互子系统等进行了深入的研究。 并网逆变器的硬件设计是整个系统的基础和难点之一。本文设计了1套额定功率为3KW的两级式光伏并网逆变器，采用F2812DSP作为系统的控制核心。文章对整个硬件的设计过程和电路原理进行了详细分析。 为提高系统效率，光伏阵列都要求工作在最大功率点处。本文在分析了各种MPPT方法的优缺点的基础上，提出了基于移相全桥电路的电导增量法，给出了整个算法在DSP中的实现过程。 并网逆变器输出级的跟踪控制技术是系统设计的关键点之一。本文详细分析了逆变器输出级的电路工作模式和数学模型，深入分析了T型输出滤波器的原理及电网电压对输出电流的影响，提出了基于前馈补偿的数字PI控制，并给出了其在DSP中的实现过程。 为完成对并网系统的监控和设置，设计了人机交互子系统，该系统是一个小型嵌入式系统，用MODBUS协议实现了子系统和控制系统的通信。本文详细分析了整个子系统的软硬件设计过程。 最后，对整个系统进行了实验验证，结果表明了系统方案的可行性，系统实现了稳定可靠运行。
上传时间： 2013-05-26
上传用户：88mao
