基于ＦＰＧＡ的数字存储示波器，用ＶＨＤＬ实现的，压缩包里是Quartus工程。AD采样送进FPGA，存入SRAM后用DA在普通示波器上可以显示。
标签： 数字存储示波器
上传时间： 2013-12-22
上传用户：1101055045
测试技术专辑 134册 1.93G泰克TDS3000系列数字荧光示波器 用户手册 222页 26.6M.PDF
标签：
上传时间： 2014-05-05
上传用户：时代将军
手把手的教你数字存储示波器制作（硬件+源代码+装配说明等）
标签： 数字存储示波器
上传时间： 2021-10-31
上传用户：
32位数字存储示波器原理图 V3.0
上传时间： 2021-11-21
上传用户：zhaiyawei
软件无线电（Software Defined Radio）是无线通信系统收发信机的发展方向，它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上，而不必过多关注电路实现。在进行数字处理时，常用的方案包括现场可编程门阵列（FPGA）、数字信号处理器（DSP）和专用集成电路（ASIC）。FPGA以其相对较低的功耗和相对较低廉的成本，成为许多通信系统的首先方案。正是在这样的前提下，本课题结合软件无线电技术，研究并实现基于FPGA的数字收发信机。 @@ 本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先，从理论上对发射机和接收机结构进行研究，找到收发信机设计中关键问题。其次，在理论上有深刻认识的基础上，以FPGA为手段，将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题，它也是本文的研究重点。本文在研究了已有各种同步方法的基础上，设计了一种新的同步方法和相应的接收机结构，并以硬件电路将其实现。最后，针对所设计的硬件系统，本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的，基本实现了数字中频收发机系统的设计要求。 @@ 本文中发射机系统是以Altera公司EP2C70F672C6为硬件平台，接收机系统以Altera公司EP2S180F1020C3为硬件平台。收发系统均是在Ouartus Ⅱ 8．0环境下，通过编写Verilog HDL代码和调用Altera IP core加以实现。在将设计方案落实到硬件电路实现之前，各种算法均使用MATLAB进行原理仿真，并在MATLAB仿真得到正确结果的基础上，使用Quartus Ⅱ 8．0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后，可下载至硬件平台进行调试，通过Quartus Ⅱ 8．0中集成的SignalTap逻辑分析仪，可以实时观察电路中各点信号的变化情况，并结合示波器和频谱仪，得到硬件测试结果。 @@关键词：SDR；数字收发机；FPGA；载波同步；符号同步
上传时间： 2013-04-24
上传用户：diaorunze
示波器是调试电路的一个重要工具，其性能的优劣直接影响电路测试数据的准确度。在电路参数的分析过程中，除了示波器的带宽、采样率和存储深度外，一个更重要的指标就是波形捕获率，该指标直接关系到示波器能否捕获到偶发的错...
上传时间： 2013-04-24
上传用户：qq277541717
随着电子通信以及教学事业的发展，示波器的应用越来越广泛，它在教学中所起到的作用越来越重要，示波器可以测量信号的幅度，频率以及波形等等，但是高精度的示波器非常昂贵，对于非盈利事业的教学组织来说无疑不合适，所以提出了一种以单片机为控制核心的简易示波器设计方案。它由前向控制部分，数据采集和存储部分，51单片机控制部分以及按键和MS12864R显示部分组成。
标签： 数字存储示波器
上传时间： 2013-10-31
上传用户：jixingjie
数字与模拟电路设计技巧IC与LSI的功能大幅提升使得高压电路与电力电路除外，几乎所有的电路都是由半导体组件所构成，虽然半导体组件高速、高频化时会有EMI的困扰，不过为了充分发挥半导体组件应有的性能，电路板设计与封装技术仍具有决定性的影响。 模拟与数字技术的融合由于IC与LSI半导体本身的高速化，同时为了使机器达到正常动作的目的，因此技术上的跨越竞争越来越激烈。虽然构成系统的电路未必有clock设计，但是毫无疑问的是系统的可靠度是建立在电子组件的选用、封装技术、电路设计与成本，以及如何防止噪讯的产生与噪讯外漏等综合考虑。机器小型化、高速化、多功能化使得低频/高频、大功率信号/小功率信号、高输出阻抗/低输出阻抗、大电流/小电流、模拟/数字电路，经常出现在同一个高封装密度电路板，设计者身处如此的环境必需面对前所未有的设计思维挑战，例如高稳定性电路与吵杂(noisy)性电路为邻时，如果未将噪讯入侵高稳定性电路的对策视为设计重点，事后反复的设计变更往往成为无解的梦魇。模拟电路与高速数字电路混合设计也是如此，假设微小模拟信号增幅后再将full scale 5V的模拟信号，利用10bit A/D转换器转换成数字信号，由于分割幅宽祇有4.9mV，因此要正确读取该电压level并非易事，结果造成10bit以上的A/D转换器面临无法顺利运作的窘境。另一典型实例是使用示波器量测某数字电路基板两点相隔10cm的ground电位，理论上ground电位应该是零，然而实际上却可观测到4.9mV数倍甚至数十倍的脉冲噪讯(pulse noise)，如果该电位差是由模拟与数字混合电路的grand所造成的话，要测得4.9 mV的信号根本是不可能的事情，也就是说为了使模拟与数字混合电路顺利动作，必需在封装与电路设计有相对的对策，尤其是数字电路switching时，ground vance noise不会入侵analogue ground的防护对策，同时还需充分检讨各电路产生的电流回路(route)与电流大小，依此结果排除各种可能的干扰因素。以上介绍的实例都是设计模拟与数字混合电路时经常遇到的瓶颈，如果是设计12bit以上A/D转换器时，它的困难度会更加复杂。
上传时间： 2013-11-16
上传用户：731140412
UCD30xx 系列数字电源控制器包括UCD3040、UCD3020 以及UCD3028，主要应用在交直变换（AC/DC）电源和隔离的直直变换（DC/DC）电源上。数字电源和模拟电源原理是一样的，但数字电源所使用的值都是数字量，是模拟量离散化后的值，所以不可避免的精度会有所损失。观察UCD30xx 数字脉宽调制（DPWM）的下降沿，会发现在电源稳态运行时DPWM 下降沿有抖动现象（此时示波器用上升沿触发）；而根据环路带宽的不同，DPWM下降沿抖动范围也会不一样，带宽高抖动就大，带宽低抖动就小。对于大多数应用，这没有任何问题，但如果带宽要求很高，那么抖动范围就会比较大，严重时会引起变压器噪声超标。本文主要介绍如何利用外加模拟零极点的方法，在不降低系统带宽的同时降低DPWM抖动范围。
上传时间： 2013-11-14
上传用户：shen954166632
以ＦＰＧＡ为数字逻辑平台，借助继电器矩阵和多路模拟开关，以ＡＤＳ１２１１为核心，在单片机控制下，联合实现手持式虚拟／智能存储示波表中数字多用表功能，实验表明该设计是行之有效的。文中介绍了数字多用表的系统结构，重点讨论了其测量电路和智能控制方案。 Abstract: Ｔｈｅ ｄｉｇｉｔａｌ ｍｕｌｔｉｍｅｔｅｒ ｉｎ ｖｉｒｔｕａｌ／ｉｎｔｅｌｌｅｃｔ ｄｉｇｉｔａｌ－ｏｓｃｉｌｌｏｒｇａｐｈ ｗａｓ ｆｕｌｆｉｌｌｅｄ, ｗｈｉｃｈ ｗａｓ ｃｏｎｔｒｏｌｌｅｄ ｂｙ ｓｉｎｇｌｅｃｈｉｐ ｃｏｍｐｕｔｅｒ ｂｙ ｒｅｌａｙ ｍａｔｒｉｘ ａｎｄ ａｎａｌｏｇｕｅ ｓｗｉｔｃｈｅｓ,ｉｎ ｗｈｉｃｈ ＦＰＧＡ ｗａｓ ｕｓｅｄ ｆｏｒ ｄｉｇｉｔａｌ ｌｏｇｉｃａｌ ｐｌｏｔ-ｆｏｒｍ, ＡＤＳ１２１１ ｆｏｒ ｋｅｒｎｅｌ ｃｈｉｐ, ｔｈｅ ｅｘｐｅｒｉｍｅｎｔ ｓｈｏｗｅｄ ｔｈｅ ｄｅｓｉｇｎ ｗａｓ ｆｅａｓｉｂｌｅ, ｔｈｅ ｓｙｓｔｅｍ ｓｔｒｕｃｔｉｏｎ ｗａｓ ｐｒｅｓｅｎｔ-ｅｄ ｉｎ ｔｈｅ ｐａｐｅｒ, ｍｅａｓｕｒｅ ｃｉｒｃｕｉｔ ａｎｄ ｉｎｔｅｌｌｅｃｔ ｃｏｎｔｒｏｌ ｐｌａｎ ｏｆ ｄｉｇｉｔａｌ ｍｕｌｔｉｍｅｔｅｒ ｗｅｒｅ ｍａｉｎｌｙ ｇｉｖｅｎ．
上传时间： 2013-11-02
上传用户：瓦力瓦力hong
