北京合众达电子技术有限责任公司用于DSP图像处理程序设计文献
上传时间： 2013-12-27
上传用户：lanjisu111
matlab在电力电子技术仿真中运用，包括PLL的具体仿真实现，一些滤波算法的实现，很有用
上传时间： 2016-02-11
上传用户：moerwang
matlab在电力电子技术仿真中运用，包括PLL的具体仿真实现，一些滤波算法的实现，很有用
上传时间： 2016-02-11
上传用户：tb_6877751
matlab在电力电子技术仿真中运用，包括PLL的具体仿真实现，一些滤波算法的实现，很有用
上传时间： 2016-02-11
上传用户：梧桐
matlab在电力电子技术仿真中运用，包括PLL的具体仿真实现，一些滤波算法的实现，很有用
上传时间： 2014-01-20
上传用户：xz85592677
本文详细分析了COOLRUNNER系列CPLD的结构,特点及功能,使用VHDL语言实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分.
标签： COOLRUNNER CPLD VHDL 分
上传时间： 2013-12-18
上传用户：shawvi
:数字下变频技术是软件无线电的关键技术之一. 数字下变频技术是将宽带高速数据流信号变成窄带低速 数据流信号,这个过程就是信号的抽取. 实现抽取的关键问题是如何实现抽取前的数字滤波,特别是多级抽取时滤 波器的设计与实现. 对于一个具体信号进行多级抽取时滤波器的设计给出了一个可行的方案
上传时间： 2013-12-18
上传用户：nairui21
课程设计基于VHDL数字电路的分析与设计
上传时间： 2014-11-28
上传用户：leehom61
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
数字电路的基础器件很有用的，学学吧，如果想知道期间的用法还要多
上传时间： 2014-01-04
上传用户：zq70996813
