虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

数字地图

  • QPSK中频全数字解调器的设计与FPGA实现

    随着数字信号处理技术和大规模集成电路的飞速发展以及软件无线电技术的广泛应用,中频全数字解调技术得到了进一步的发展,在无线通信中得到了广泛应用。论文简要介绍了QPSK数字调制的基本原理,对QPSK中频全数字解调器的...

    标签: QPSK FPGA 中频 全数字

    上传时间: 2013-05-30

    上传用户:as275944189

  • 基于DSPFPGA的数字电视条件接收系统

    这篇论文以数字电视条件接收系统为研究对象,系统硬件设计以DSP和FPGA为实现平台,采用以DSP实现其加密算法、以FPGA实现其外围电路,对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势,提出采用 DSP+FPGA结构的设计方式,将ECC与AES加密算法应用于SK与CW的加密;根据其原理对系统进行总体设计,同时对系统各部分的硬件原理图进行详细设计,并进行 PCB设计。其次采用从上而下的设计方式,对FPGA实现的逻辑功能划分为各个功能模块,然后再对各个模块进行设计、仿真。采用Quartus Ⅱ7.2软件对FPGA实现的逻辑功能进行设计、仿真。仿真结果表明:基于通用加扰算法(CSA)的加扰器模块,满足TS流加扰要求;块加密模块的最高时钟频率达到229.89MHz,流加密模块的最高时钟频率达到331.27MHz,对于实际的码流来说,具有比较大的时序裕量;DSP接口模块满足 ADSP BF-535的读写时序;包处理模块实现对加密后数据的包处理。最后对条件接收系统中加密算法程序采用结构化、模块化的编程方式进行设计。 ECC设计时采用C语言与汇编语言混合编程,充分利用两种编程语言的优势。将ECC 与AES加密算法在VisualDSP++3.0开发环境下进行验证,并下载至ADSP BF-535评估板上运行。输出结果表明:有限域运算汇编语言编程的实现方式,其运行速度明显提高, 192位加法提高380个时钟周期,32位乘法提高92个时钟周期;ECC与AES达到加密要求。上述工作对数字电视条件接收系统的设计具有实际的应用价值。关键词:条件接收,DSP,FPGA,ECC,AEs

    标签: DSPFPGA 数字电视 条件接收系统

    上传时间: 2013-07-03

    上传用户:www240697738

  • 全数字OQPSK解调算法的研究及FPGA实现

    随着各种通信系统数量的日益增多,为了充分地利用有限的频谱资源,高频谱利用率的调制技术不断被应用。偏移正交相移键控(OQPSK: Offset QuadraturePhase Shift Keying)是一种恒包络调制技术,具有较高的频谱利用率和功率利用率,广泛应用于卫星通信系统和地面移动通信系统。因此,对于OQPSK全数字解调技术的研究具有一定的理论价值。 本文以软件无线电和全数字解调的相关理论为指导,成功设计并实现了基于FPGA的OQPSK全数字解调。论文介绍了OQPSK全数字接收解调原理和基于软件无线电设计思想的全数字接收机的基本结构,详细阐述了当今OQPSK数字解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法,并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的仿真和性能分析,确定了FPGA中的系统实现方案。在此基础上,本文采用VerilogHDL硬件描述语言在Altera公司的Quartus II开发平台上设计了同步解调系统中的各个模块,还对各模块和整个系统在ModelSim中进行了时序仿真验证,并对设计中出现的问题进行了修正。最后,经过FPGA调试工具嵌入式逻辑分析仪SignalTapⅡ的硬件实际测试,本文对系统方案进行了最终的改进与调整。 实际测试结果表明,本文的设计最终能够达到了预期的指标和要求。本课题设计经过时序和资源优化后还可以向ASIC和系统级SOC转化,以进一步缩小系统体积、降低成本和提高电路的可靠性,因此具有良好的实际应用价值。

    标签: OQPSK FPGA 全数字 解调

    上传时间: 2013-07-14

    上传用户:aappkkee

  • 基于FPGA的数字频率计的设计与实现

    介绍了一种运用FPGA开发软件Quartus II设计的数字频率计。该数字频率计的1 Hz~1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途,其测试结果由3 只七段数码

    标签: FPGA 数字频率计

    上传时间: 2013-05-22

    上传用户:qb1993225

  • 基于FPGA的全数字锁相环的设计

    随着现代集成电路技术的发展,锁相环已经成为集成电路设计中非常重要的一个部分,所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路,在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一...

    标签: FPGA 全数字 锁相环

    上传时间: 2013-06-09

    上传用户:mosliu

  • 数字钟的设计与制作

    应该是一份数电课程设计的资料,介绍以中小规模集成电路设计数字钟的方法,描述了基本原理和电路原理,初学者可以参考。

    标签: 数字

    上传时间: 2013-04-24

    上传用户:xmsmh

  • 基于ARM感应电机数字控制器的设计

    感应电机具有可靠性好、结构简单、耐腐蚀、效率好、结构紧凑、价格低廉和体积小等优点,成为工业伺服控制的主要传动装置然而,感应电机又是一个多变量、强耦合的非线性系统,磁链和转矩的非线性耦合及参数时变,使得感应电机的控制十分复杂,特别是在实际电机控制系统中,还需要考虑硬件和周围环境等多种因素的干扰,致使实现高性能的感应电机控制系统更加困难 本文研究感应电机的高性能控制策略,综述了感应电机高性能控制策略的发展历程和感应电机模糊控制的发展现状,分析了实际电机控制系统控制器选型中各个嵌入式微处理器的基本性能和优缺点在给出三相坐标系和二相坐标系中的感应电机数学模型之后,从理论上阐述了模糊控制和矢量控制的基本原理,针对传统的PI控制器参数整定繁琐,系统鲁棒性差的缺点,论文将模糊控制技术应用于感应电机的变频调速,采用CRI推理法,设计了一种参数自整定模糊PI矢量控制器,利用Matlab对基于模糊PI控制的感应电机控制系统进行了仿真,并对采用两种控制器实现的感应电机调速控制系统进行了比较、分析仿真结果表明模糊控制的控制性能优于常规的PI调节器 论文对基于ARM的感应电机数字控制技术进行了系统研究,阐述了采用LPC2214ARM微处理器构成数字感应电机变频调速系统的方法,给出了一种高性能感应电机的数字实现方案,详细介绍了系统硬件结构的组成及软件模块的功能,并给出了主要算法的参考代码,为实际电机控制器的选型和开发提供了一个新的思路

    标签: ARM 感应电机 数字控制器

    上传时间: 2013-08-03

    上传用户:sy_jiadeyi

  • VHDL数字控制系统设计范例

    电子工业出版社, 林明权等编著,本书在简要介绍VHDL的语法和基本逻辑电路设计技巧的基础之上,完整地给出了七个数字控制系统设计范例,此文档节选其中的第4章-电子钟,以及第5章-红绿灯交通信号系统。

    标签: VHDL 数字控制 系统设计 范例

    上传时间: 2013-06-04

    上传用户:kksuyiwen

  • 基于Verilog HDL设计的多功能数字钟

    本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Altera QuartusⅡ 4.1 和ModelSim

    标签: Verilog HDL 多功能 数字

    上传时间: 2013-07-21

    上传用户:ve3344

  • 数字电子技术实验与实训教程

    本书是《数字电子技术》的配套教材。全书分五个部分:第一部分为实验基础知识,第二部分为基本实验,第三、四部分为综合设计性实训,安排了智力竞赛抢答器、电子秒表、拔河游戏机、31/2 位直流数字电压表等8 个综合设计性实训内容;第五部分为EWB及数字电路实验仿真。

    标签: 数字电子技术 实验 教程

    上传时间: 2013-05-17

    上传用户:himbly