MSP430驱动数字电位器MAX5484的代码(调试已经通过)
上传时间： 2013-06-02
上传用户：wfl_yy
高速数字设计中的圣经，也叫黑魔书。 这本书是专门为电路设计工程师写的它主要描述了模拟电路原理在高速数字电路设计中的分析应用。它告诉了大家在高速数字电路设计中遇到这些问题应该怎么去解决。他详细分析了这些问题产生的原因和过程。
标签： 高速数字
上传时间： 2013-04-24
上传用户：lht618
TDS1000B系列/TDS2000B系列数字存储示波器使用说明书:即时提高生产效率，难以置信的简便性TDS1000B 和TDS2000B 系列数字存储示波器以您可以承受的价格，提供了无可比拟的性能和
上传时间： 2013-05-29
上传用户：yimoney
随着数字录音和传输的出现，将数字信号源与数字处理直接结合起来提供端到端数字音频系统的想法看起来即将实现。端到端数字音频确保数字音频源—无论是CD、DVD 或HDTV—“原汁原味”地还原其录制或
上传时间： 2013-08-04
上传用户：icarus
本文以数字信号处理系统为应用背景，围绕基于FPGA的ⅡR数字滤波器的实现技术展开了研究。 首先以ⅡR数字滤波器的优化设计基本理论为依据，研究了在频域上的最小均方误差设计法和在时域上的最小平方误差设计法。以四阶和六阶两个ⅡR低通数字滤波器设计为例，利用Matlab软件进行辅助设计，探讨了滤波器的设计过程。 然后着重研究了FPGA的设计方法和设计流程，在设计中采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用VHDL语言编程和原理图两种设计技术进行了ⅡR滤波器的各个功能模块的设计，采用EPlCl2Q240器件实现了基于FPGA的二个二阶节级联型结构的四阶ⅡR低通数字滤波器，并类推了设计六阶ⅡR低通数字滤波器。最后用QuartusⅡ4.0软件进行了综合与仿真，用MATLAB7.0软件对仿真结果进行了分析，最终在GW48-PK2开发系统中进行了硬件电路验证，得出了实际滤波效果测试波形，验证了所设计滤波器的正确性。 本设计对于用二阶节级联型结构构成的ⅡR数字滤波器硬件电路具有通用性，通过改变二阶节级联型结构的数量，可以构成任意偶数阶的滤波器；同时，通过上模型中系数的变换，也可以构成相应阶数的高通、带通、带阻等滤波器。
上传时间： 2013-06-20
上传用户：lw852826
本项目完成的是中国地面数字电视融合方案发端系统的FPGA设计与实现。采用Stratix系列的EP1S80F1020C5FPGA为基础构建了主硬件处理平台。系统中能量扩散、LDPC编码、符号交织、星座映射、同步PN头插入、3780点IFFTOFDM调制以及信号成形4倍插值滚降滤波器等都是基于FPGA硬件设计实现的。本文首先介绍了数字电视的发展现状，融合方案发端系统的整体结构以及FPGA设计的相关知识。第三章重点、详细地介绍了基于FPGA的融合方案发端系统除LDPC编码部分的各个模块的具体实现，并对级连后的整个系统的性能进行了仿真、分析和验证。第四章简要介绍了与融合方案发端系统结构类似的一个窄带LDPC解码-误码测试实验平台发端的FPGA设计，并对该测试平台的性能进行了分析验证。我在项目中完成的工作主要有： 1.阅读相关文献资料，了解中国地面数字电视融合方案的整体结构和原理。 2.制定了整个发端系统FPGA实现的框架以及各模块的接口定义。 3.完成了3780点IFFTOFDM的FPGA设计和验证。 4.完成了4倍插值169阶滚降滤波器的算法改进和FPGA设计与验证。 5.完成了整个融合方案系统的功能仿真、分析和验证。 6.完成了窄带LDPC解码-误码测试实验平台发端的FPGA设计以及仿真、验证。
上传时间： 2013-07-05
上传用户：qq521
现代雷达系统广泛采用脉冲压缩技术，用以解决作用距离与分辨能力之间的矛盾。脉冲压缩是指雷达通过发射宽脉冲，保证足够的最大作用距离，而接收时，采用相应的脉冲压缩法获得窄脉冲以提高距离分辨率的过程。同时，数字信号处理技术的迅猛发展和广泛应用，为雷达脉冲压缩处理的数字化实现提供了可能。 本文主要研究雷达多波形频域数字脉冲压缩系统的硬件系统实现。在匹配滤波理论的指导下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形频域数字脉冲压缩系统。该系统可处理时宽在42μs以内、带宽在5MHz以下的线性调频信号(LFM)，非线性调频信号(NLFM)和Taylor四相码信号，且技术指标完全满足实用系统的设计要求。 本文完成的主要工作和创新之处有：(1)基于双通道模数转换器AD10242设计高精度数据采集电路，为整个脉压系统的工作提供必要的条件。完成了前端模拟信号输入电路的优化和差分输入时钟的产生，以实现高精度采样。 (2)根据协议和脉压系统的工作要求，以基于FPGAEP1K100QC208完成系统控制，使整个脉压系统正确稳定地工作。同时以该FPGA生成双口RAM，实现数据暂存，以匹配采样速率和脉压系统频率。 (3)设计基于4片高性能ADSP21160M的紧耦合并行处理系统，以完成多波形频域数字脉冲压缩的全部运算工作。4片DSP共享外部总线，且各DSP以链路口互连，进行数据通信。各DSP还使用一个链路口连接到接口板DSP，将脉压结果送出。 (4)以一片ADSP21160M和一片EP1K100QC208为核心，设计输出板电路，完成数据对齐、求模和数据向下一级的输出，并产生模拟输出。 (5)调试并改进处理板和输出板。
上传时间： 2013-06-11
上传用户：qq277541717
本文通过对当前国际上现有的数字电视标准和数字电视中间件标准进行比较,根据我国市场的实际情况,选择了欧洲数字电视(DVB)中间件标准DVB-MHP,深入分析了基于MHP的数字电视中间件模型.Java平台是基于MHP中间件模型的核心,本文通过深入分析Java平台的构成和Java虚拟机(JVM)的结构和运行原理,并结合适合嵌入式环境的KVM的原理及体系结构,提出了将KVM以FPGA的硬件方式实现的方案.根据数字电视的实际需要对KVM进行适当剪裁,以适应数字电视的嵌入式环境,并设计了相应的功能模块,最后在设计基础上用VHDL加以实现,对于核心模块做了仿真和验证.此外,本文还综述了EDA技术和FPGA器件的发展概况,并较为详细的介绍利用EDA技术进行设计开发的一般流程,最后在FPGA上实现JVM.
上传时间： 2013-07-02
上传用户：dba1592201
数字滤波作为数字信号处理技术的重要组成部分，广泛应用于诸如信号分离、恢复、整形等多种场合中，本文讨论的FIR滤波器因其具有严格的线性相位特性而得到广泛的应用。在工程实践中，往往要求信号处理具有实时性和灵活性,但目前常用的一些软件或硬件实现方法则难以同时达到两方面的要求。 可编程逻辑器件是一种用户根据需要而自行构造逻辑功能的数字集成电路。本课题研究FIR的FPGA解决方案体现电子系统的微型化和单片化，主要完成的工作如下: (1)以FIR滤波器的基本理论为依据，研究适应工程实际的数字滤波器的设计方法： (2)对分布式算法进行了较为深入的研究。在阐述算法原理的基础上，分析了利用FPGA特有的查找表结构完成这一运算的方法，从而解决了常系数乘法运算硬件实现的问题； (3)以—FIR低通滤波器为例说明FIR数字滤波器的具体实现方法，采用层次化、模块化、参数化的设计思想，完成对整个FIR滤波器的功能模块的划分，以及各个功能模块的具体设计； (4)设计参数可调的FIR低通滤波器的硬件电路：以EPFlK50TCl44-l为核心，包括A/D转换电路、D/A转换电路以及在系统配置电路等。以话音作为输入信号，进行了实际滤波效果的测试。 实验系统的测试结果表明，和传统的数字滤波器相比较具有更好的实时性、准确性、灵活性和实用性。
上传时间： 2013-07-13
上传用户：皇族传媒
本论文首先描述了数字下变频基本理论和结构,对完成各级数字信号处理所涉及到的CORDIC、CIC、HB、DA、重采样等关键算法做了适当介绍;然后根据这些算法提出了基于FPGA实现的结构并进一步给出了性能分析;并且从数字下变频的系统层次上考虑了各模块彼此间的性能制约,从而选择合理配置、优化系统结构以获得模块间的性能均衡和系统性能的最优化;最后给出了FPGA实现的数字下变频器在测试中产生的波形和频谱,作了测试结果分析.
上传时间： 2013-05-25
上传用户：01010101
