产品型号：VK3604A 产品品牌：VINKA/永嘉微电 封装形式：SOP16 产品年份：新年份 联 系 人：陈锐鸿 Q Q：361 888 5898 联系手机：188 2466 2436（信） 概述： VK3604/VK3604A具有4个触摸按键，可用来检测外部触摸按键上人手的触摸动作。该芯片具有较高的 集成度，仅需极少的外部组件便可实现触摸按键的检测。 提供了4路输出功能，可通过IO脚选择输出电平，输出模式，输出脚结构，单键/多键和最 长输出时间。芯片内部采用特殊的集成电路，具有高电源电压抑制比，可减少按键检测错误的 发生，此特性保证在不利环境条件的应用中芯片仍具有很高的可靠性。 此触摸芯片具有自动校准功能，低待机电流，抗电压波动等特性，为各种触摸按键+IO输 出的应用提供了一种简单而又有效的实现方法。 特点： • 工作电压 2.4-5.5V • 待机电流7uA/3.3V,14uA/5V • 上电复位功能（POR） • 低压复位功能（LVR） • 触摸输出响应时间：工作模式 48mS ，待机模式160mS • 通过AHLB脚选择输出电平：高电平有效或者低电平有效 • 通过TOG脚选择输出模式：直接输出或者锁存输出 • 通过SOD脚选择输出方式：CMOS输出或者开漏输出 • 通过SM脚选择输出：多键有效或者单键有效 • 通过MOT脚有效键最长输出时间：无穷大或者16S • 通过CS脚接对地电容调节整体灵敏度(1-47nF） • 各触摸通道单独接对地小电容微调灵敏度（0-50pF） • 上电0.25S内为稳定时间，禁止触摸 • 上电后4S内自校准周期为64mS，4S无触摸后自校准周期为1S • 封装SOP16(150mil)(9.9mm x 3.9mm PP=1.27mm) ———————————————— 产品型号：VK3604B 产品品牌：VINKA/永嘉微电 封装形式：TSSOP16 产品年份：新年份 联 系 人：陈锐鸿 1.概述 VK3604B具有4个触摸按键，可用来检测外部触摸按键上人手的触摸动作。该芯片具有 较高的集成度，仅需极少的外部组件便可实现触摸按键的检测。 提供了4路直接输出功能。芯片内部采用特殊的集成电路，具有高电源电压抑制比，可 减少按键检测错误的发生，此特性保证在不利环境条件的应用中芯片仍具有很高的可靠性。 此触摸芯片具有自动校准功能，低待机电流，抗电压波动等特性，为各种触摸按键+IO 输出的应用提供了一种简单而又有效的实现方法。 特点 • 工作电压 2.4-5.5V • 待机电流7uA/3.3V,14uA/5V • 上电复位功能（POR） • 低压复位功能（LVR） • 触摸输出响应时间： 工作模式 48mS 待机模式160mS • CMOS输出，低电平有效，支持多键 • 有效键最长输出16S • 无触摸4S自动校准 • 专用脚接对地电容调节灵敏度(1-47nF） • 各触摸通道单独接对地小电容微调灵敏度（0-50pF）. • 上电0.25S内为稳定时间，禁止触摸. • 封装 TSSOP16L(4.9mm x 3.9mm PP=1.00mm) KPP841 标准触控IC-电池供电系列： VKD223EB --- 工作电压/电流：2.0V-5.5V/5uA-3V 感应通道数：1 通讯界面 最长回应时间快速模式60mS，低功耗模式220ms 封装：SOT23-6 VKD223B --- 工作电压/电流：2.0V-5.5V/5uA-3V 感应通道数：1 通讯界面 最长回应时间快速模式60mS，低功耗模式220ms 封装：SOT23-6 VKD233DB --- 工作电压/电流：2.4V-5.5V/2.5uA-3V 1感应按键 封装：SOT23-6 通讯界面：直接输出，锁存(toggle)输出 低功耗模式电流2.5uA-3V VKD233DH ---工作电压/电流：2.4V-5.5V/2.5uA-3V 1感应按键 封装：SOT23-6 通讯界面：直接输出，锁存(toggle)输出 有效键最长时间检测16S VKD233DS --- 工作电压/电流：2.4V-5.5V/2.5uA-3V 1感应按键 封装：DFN6（2*2超小封装） 通讯界面：直接输出，锁存(toggle)输出 低功耗模式电流2.5uA-3V VKD233DR --- 工作电压/电流：2.4V-5.5V/1.5uA-3V 1感应按键 封装：DFN6（2*2超小封装） 通讯界面：直接输出，锁存(toggle)输出 低功耗模式电流1.5uA-3V VKD233DG --- 工作电压/电流：2.4V-5.5V/2.5uA-3V 1感应按键 封装：DFN6（2*2超小封装） 通讯界面：直接输出，锁存(toggle)输出 低功耗模式电流2.5uA-3V VKD233DQ --- 工作电压/电流：2.4V-5.5V/5uA-3V 1感应按键 封装：SOT23-6 通讯界面：直接输出，锁存(toggle)输出 低功耗模式电流5uA-3V VKD233DM --- 工作电压/电流：2.4V-5.5V/5uA-3V 1感应按键 封装：SOT23-6 （开漏输出） 通讯界面：开漏输出，锁存(toggle)输出 低功耗模式电流5uA-3V VKD232C --- 工作电压/电流：2.4V-5.5V/2.5uA-3V 感应通道数：2 封装：SOT23-6 通讯界面：直接输出，低电平有效 固定为多键输出模式，内建稳压电路 MTP触摸IC——VK36N系列抗电源辐射及手机干扰： VK3601L --- 工作电压/电流：2.4V-5.5V/4UA-3V3 感应通道数：1 1对1直接输出 待机电流小，抗电源及手机干扰，可通过CAP调节灵敏 封装：SOT23-6 VK36N1D --- 工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：1 1对1直接输出 触摸积水仍可操作，抗电源及手机干扰，可通过CAP调节灵敏封装：SOT23-6 VK36N2P --- 工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：2 脉冲输出 触摸积水仍可操作，抗电源及手机干扰，可通过CAP调节灵敏封装：SOT23-6 VK3602XS ---工作电压/电流：2.4V-5.5V/60UA-3V 感应通道数：2 2对2锁存输出 低功耗模式电流8uA-3V，抗电源辐射干扰，宽供电电压 封装：SOP8 VK3602K --- 工作电压/电流：2.4V-5.5V/60UA-3V 感应通道数：2 2对2直接输出 低功耗模式电流8uA-3V，抗电源辐射干扰，宽供电电压 封装：SOP8 VK36N2D --- 工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：2 1对1直接输出 触摸积水仍可操作，抗电源及手机干扰，可通过CAP调节灵敏封装：SOP8 VK36N3BT ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：3 BCD码锁存输出 触摸积水仍可操作，抗电源及手机干扰，可通过CAP调节灵敏 封装：SOP8 VK36N3BD ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：3 BCD码直接输出 触摸积水仍可操作，抗电源及手机干扰，可通过CAP调节灵敏 封装：SOP8 VK36N3BO ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：3 BCD码开漏输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP8/DFN8（超小超薄体积） VK36N3D --- 工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：3 1对1直接输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） VK36N4B ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：4 BCD输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） VK36N4I---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：4 I2C输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） VK36N5D ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：5 1对1直接输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） VK36N5B ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：5 BCD输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） VK36N5I ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：5 I2C输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） VK36N6D --- 工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：6 1对1直接输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） VK36N6B ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：6 BCD输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） VK36N6I ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：6 I2C输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） VK36N7B ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：7 BCD输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） VK36N7I ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：7 I2C输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） VK36N8B ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：8 BCD输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） VK36N8I ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：8 I2C输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） VK36N9I ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：9 I2C输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） VK36N10I ---工作电压/电流：2.2V-5.5V/7UA-3V3 感应通道数：10 I2C输出 触摸积水仍可操作，抗电源及手机干扰 封装：SOP16/DFN16（超小超薄体积） 1-8点高灵敏度液体水位检测IC——VK36W系列 VK36W1D ---工作电压/电流：2.2V-5.5V/10UA-3V3 1对1直接输出 水位检测通道：1 可用于不同壁厚和不同水质水位检测，抗电源/手机干扰封装：SOT23-6 备注：1. 开漏输出低电平有效 2、适合需要抗干扰性好的应用 VK36W2D ---工作电压/电流：2.2V-5.5V/10UA-3V3 1对1直接输出 水位检测通道：2 可用于不同壁厚和不同水质水位检测，抗电源/手机干扰封装：SOP8 备注：1. 1对1直接输出 2、输出模式/输出电平可通过IO选择 VK36W4D ---工作电压/电流：2.2V-5.5V/10UA-3V3 1对1直接输出 水位检测通道：4 可用于不同壁厚和不同水质水位检测，抗电源/手机干扰封装：SOP16/DFN16 备注：1. 1对1直接输出 2、输出模式/输出电平可通过IO选择 VK36W6D ---工作电压/电流：2.2V-5.5V/10UA-3V3 1对1直接输出 水位检测通道：6 可用于不同壁厚和不同水质水位检测，抗电源/手机干扰封装：SOP16/DFN16 备注：1. 1对1直接输出 2、输出模式/输出电平可通过IO选择 VK36W8I ---工作电压/电流：2.2V-5.5V/10UA-3V3 I2C输出 水位检测通道：8 可用于不同壁厚和不同水质水位检测，抗电源/手机干扰封装：SOP16/DFN16 备注：1. IIC+INT输出 2、输出模式/输出电平可通过IO选择 KPP841
标签： 3604 输出 VK 体积 蓝牙音箱 检测 方式 芯片 触控 锁存
上传时间： 2022-04-11
上传用户：shubashushi66
激光测距是一种非接触式的测量技术，已被广泛使用于遥感、精密测量、工程建设、安全监测以及智能控制等领域。早期的激光测距系统在激光接收机中通过分立的单元电路处理激光发、收信号以测量光脉冲往返时间，使得开发成本高、电路复杂，调试困难，精度以及可靠性相对较差，体积和重量也较大，且没有与其他仪器相匹配的标准接口，上述缺陷阻碍了激光测距系统的普及应用。 本文针对激光测距信号处理系统设计了一套全数字集成方案，除激光发射、接收电路以外，将信号发生、信号采集、综合控制、数据处理和数据传输五个部分集成为一块专用集成电路。这样就不再需要DA转换和AD转换电路和滤波处理等模块，可以直接对信号进行数字信号处理。与分立的单元电路构成的激光测距信号处珲相比，可以大大降低激光测距系统的成本，缩短激光测距的研制周期。并且由于专用集成电路带有标准的RS232接口，可以直接与通信模块连接，构成激光遥测实时监控系统，通过LED实时显示测距结果。这样使得激光测距系统只需由激光器LD、接收PD和一片集成电路组成即可，提出了桥梁的位移监测技术方法，并设计出一种针对桥梁的位移监测的具有既便携、有效又经济实用的监测样机。 本文基于xil inx公司提供的开发环境(ise8.2)、和Virtex2P系列XC2VP30的开发版来设计的，提出一种基于方波的利用DCM(数字时钟管理器)检相的相位式测距方法；采用三把侧尺频率分别是30MHz、3MHz、lOkHz，对应的测尺长度分别为5米、50米和15000米，对应的精度分别为±0.02米、±0.5米和±5米。设计了一套激光测距全数字信号处理系统。为了证明本系统的准确性，另外设计了一套利用延时的方法来模拟激光光路，经过测试，证明利用DCM检相的相位式测距方法对于桥梁的位移监测是可行的，测量精度和测量结果也满足设计方案要求。
上传时间： 2013-06-12
上传用户：fanboynet
在3G移动通信网络建设中，如何实现密集城区的无线网络覆盖是目前基站的发展方向。目前网络覆盖理念的核心思想就把传统宏基站的基带处理和射频部分分离，分成基带处理单元和射频拉远单元两个设备，这样既节省空间、降低设置成本，又提高了组网效率。本文研究的数字收发机用于WCDMA基站系统的射频拉远单元中，实现移动通信网中射频信号的传输工作。 数字收发机主要由射频处理部分、模数/数模转换部分、数字上下变频处理部分、接口转换以及数字光模块组成。本文研究的重点是数字上下变频处理部分。设计采用软件无线电的架构和FPGA技术，所设计的数字上下变频部分可以在不修改硬件电路的基础上只需修改软件部分的参数则可实现多种频率的变频处理，极大地降低了开发成本，且缩短了开发周期。 根据系统设计的设计要求，以及现有芯片使用情况比较，本文选用Altera公司的：FPGA芯片，应用公司提供的Dspbuilder作为系统级的开发工具，应用Quartus Ⅱ作为综合、布局布线工具实现数字上下变频处理部分设计。 本文的主要研究工作包括以下几个部分： (1)对数字收发机的整体结构进行分析研究，确定数字收发机的实现结构和各个部分的功能； (2)通过对数字上下变频的相关理论的研究，分析出数字上下变频的结构、实现方法及性能； (3)通过对数控振荡器、CIC滤波器、FIR滤波器进行理论研究、内部实现结构以及性能分析，得出具体的参数和仿真实现结构； (4)使用FPGA中的IP核技术来实现数字上下变频，利用Matlab中Dspbuilder提供的IP核分别进行NCO、CIC、FIR的仿真工作；并得出数字上下变频的总体仿真实现结果； (5)对高速收发通道进行了研究和设计，根据系统的要求给出了数据帧结构，并采用Altera的第三代FPGA产品Stratix Ⅱ GX系列芯片实现了数字收发机的信号的串并/并串的接口转换。为后续继续研究工作奠定基础。
上传时间： 2013-06-21
上传用户：zhuo0008
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
开关在电路中起接通信号或断开信号的作用。最常见的可控开关是继电器，当给驱动继电器的驱动电路加高电平或低电平时，继电器就吸合或释放，其触点接通或断开电路。CMOS模拟开关是一种可控开关，它不象继电器那样可以用在大电流、高电压场合，只适于处理幅度不超过其工作电压、电流较小的模拟或数字信号。 一、常用CMOS模拟开关引脚功能和工作原理 1.四双向模拟开关CD4066 CD4066 的引脚功能如图1所示。每个封装内部有4个独立的模拟开关，每个模拟开关有输入、输出、控制三个端子，其中输入端和输出端可互换。当控制端加高电平时，开关导通；当控制端加低电平时开关截止。模拟开关导通时，导通电阻为几十欧姆；模拟开关截止时，呈现很高的阻抗，可以看成为开路。模拟开关可传输数字信号和模拟信号，可传输的模拟信号的上限频率为40MHz。各开关间的串扰很小，典型值为－50dB。
上传时间： 2013-10-27
上传用户：bibirnovis
频谱分析仪的主要工作原理 接收到的中频模拟信号经过A/D转换为14位的数字信 号，首先对数字信号进行数字下变频（DDC），得到I路、Q路信号，然后根据控制信号对I路、Q路信号进行抽取滤波，使用CIC抽取滤波器完成，然后在分 别对I路、Q路信号分别进行低通滤波，滤波器采用FIR滤波器和半带滤波器相结合的方式，然后对信号进行加窗、FFT（对频谱进行分析时进行FFT运算， 对功率谱进行分析时不进行FFT运算）、I路和Q路平方求和、求平均。最后将输出的数据送入到DSP中进行显示与控制的后续处理。
上传时间： 2013-10-19
上传用户：几何公差
系统结构如 图 1所示 ， 从 系统 结 构图可 以看 出 ， 系统主要包括视频信 号输入模块 ， 视频信号处 理模 块和视频信号输出模块等 3个部分组成。各个模块主要功能为： 视频输入模块 将 采 集 的 多路 视 频 信 号 转 换成 数 字 信 号 送 到F P GA； 视频处理模块主要有F P GA 完成 ，根据 需要 对输入 的数字视频信号进行处理 ； 视频输 出模块将 F P GA处理后的信号转换成模拟信号输出到显示器。
上传时间： 2013-11-11
上传用户：shawvi
介绍了基于Xilinx Spartan- 3E FPGA XC3S250E 来完成分辨率为738×575 的PAL 制数字视频信号到800×600 的VGA 格式转换的实现方法。关键词: 图像放大; PAL; VGA; FPGA 目前, 绝大多数监控系统中采用的高解析度摄像机均由47 万像素的CCD 图像传感器采集图像, 经DSP 处理后输出的PAL 制数字视频信号不能直接在VGA 显示器上显示, 而在许多场合需要在VGA 显示器上实时监视, 这就需要将隔行PAL 制数字视频转换为逐行视频并提高帧频, 再将每帧图像放大到800×600 或1 024×768。常用的图像放大的方法有很多种, 如最临近赋值法、双线性插值法、样条插值法等[ 1] 。由于要对图像进行实时显示, 本文采用一种近似的双线性插值方法对图像进行放大。随着微电子技术及其制造工艺的发展, 可编程逻辑器件的逻辑门密度有了很大提高, 现场可编程逻辑门阵列( FPGA) 有着逻辑资源丰富和可重复以及系统配置的灵活性, 同时随着微处理器、专用逻辑器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越来越强, 因此FPGA 在现代电子系统设计中发挥着越来越重要的作用。本课题的设计就是采用VHDL 描述, 基于FPGA 来实现的。
上传时间： 2013-12-03
上传用户：aa54
频谱分析仪的主要工作原理 接收到的中频模拟信号经过A/D转换为14位的数字信 号，首先对数字信号进行数字下变频（DDC），得到I路、Q路信号，然后根据控制信号对I路、Q路信号进行抽取滤波，使用CIC抽取滤波器完成，然后在分 别对I路、Q路信号分别进行低通滤波，滤波器采用FIR滤波器和半带滤波器相结合的方式，然后对信号进行加窗、FFT（对频谱进行分析时进行FFT运算， 对功率谱进行分析时不进行FFT运算）、I路和Q路平方求和、求平均。最后将输出的数据送入到DSP中进行显示与控制的后续处理。
上传时间： 2013-11-14
上传用户：leixinzhuo
系统结构如 图 1所示 ， 从 系统 结 构图可 以看 出 ， 系统主要包括视频信 号输入模块 ， 视频信号处 理模 块和视频信号输出模块等 3个部分组成。各个模块主要功能为： 视频输入模块 将 采 集 的 多路 视 频 信 号 转 换成 数 字 信 号 送 到F P GA； 视频处理模块主要有F P GA 完成 ，根据 需要 对输入 的数字视频信号进行处理 ； 视频输 出模块将 F P GA处理后的信号转换成模拟信号输出到显示器。
上传时间： 2013-11-09
上传用户：xiaoyunyun
