虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

数字<b>逻辑</b>电路

  • 7段数码是纯组合电路

    7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是2进制的,所以输出表达都是16进制的,为了满足16进制数的译码显示,最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计,输出信号LED7S的7位分别接如图6-1数码管的7个段,高位在左,低位在右。例如当LED7S输出为 "1101101" 时,数码管的7个段:g、f、e、d、c、b、a分别接1、1、0、1、1、0、1,接有高电平的段发亮,于是数码管显示“5”。

    标签: 数码 组合电路

    上传时间: 2014-01-08

    上传用户:wff

  • 中南大学数字电子技术课程设计--数字钟的设计 一.设计目的 1. 进一步掌握各芯片的逻辑功能及使用方法。 2. 进一步掌握数字钟的设计方法和和计数器相互级联的方法。 3. 进一步掌握数字系统的

    中南大学数字电子技术课程设计--数字钟的设计 一.设计目的 1. 进一步掌握各芯片的逻辑功能及使用方法。 2. 进一步掌握数字钟的设计方法和和计数器相互级联的方法。 3. 进一步掌握数字系统的设计和数字系统功能的测试方法。 4. 进一步掌握数字系统的制作和布线方法。 二.设计要求 1.设计指标  数字钟具有显示时、分、秒的功能;  有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;  计时过程具有报时功能,当时间到达整点前10秒进行蜂鸣报时,报时声音四低一高;  并且要求走时准确。 2.设计要求  画出电路原理图(或仿真电路图);  元器件及参数选择,有相关原器件清单; 3.制作要求 自行装配和调试,并能发现问题和解决问题。 4.编写设计报告 写出设计与制作的全过程,附上有关资料和图纸,有心得体会。

    标签: 数字 大学 数字电子技术 芯片

    上传时间: 2013-12-25

    上传用户:netwolf

  • 《VDHL硬件描述语言与数字逻辑》 ——————电子工程师必备知识 西安电子科技大学出版社出版 第一章 数字系统硬件设计概述 第二章 VHDL语言程序的基本结构 第三章 VHDL语言的数据类

    《VDHL硬件描述语言与数字逻辑》 ——————电子工程师必备知识 西安电子科技大学出版社出版 第一章 数字系统硬件设计概述 第二章 VHDL语言程序的基本结构 第三章 VHDL语言的数据类型及运算操作符 第四章 VHDL语言构造体的描述方式 第五章 VHDL语言的主要描述语言 第六章 数值系统的状态模型 第七章 基本逻辑电路设计 第八章 仿真与逻辑综合 第九章 计时电路设计实例 第十章 微处理器接口芯片设计实例 第十一章 93版和87版VHDL语言的主要区别 第十二章 MAX+plusII使用说明

    标签: VHDL VDHL 硬件描述语言 数字逻辑

    上传时间: 2013-12-30

    上传用户:皇族传媒

  • ewb仿真 数字逻辑课程设计 使用电脑EWB仿真技术

    ewb仿真 数字逻辑课程设计 使用电脑EWB仿真技术,独立完整地设计一定功能的电子电路

    标签: ewb EWB 仿真 数字逻辑

    上传时间: 2016-07-20

    上传用户:hebmuljb

  • 7段数码显示译码器设计7段数码是纯组合电路

    7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器,输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1;接有高电平的段发亮,于是数码管显示“5”。

    标签: 数码显示 数码 译码器 组合电路

    上传时间: 2014-01-26

    上传用户:1427796291

  • 这是关于数字电路的ppt课件

    这是关于数字电路的ppt课件,对于组合逻辑电路和时序逻辑电路都讲得比较清晰透彻。

    标签: 数字电路

    上传时间: 2013-12-13

    上传用户:13160677563

  • 简单的数字电路设计

    简单的数字电路设计,全部由分立的IC实现,实物已经做出过。实现两个四位二进制数相加,和一个四位二进制移位的功能。仿照MCU指令进行设计,有2位二进制操作码,8位输入和5位输出端,内部时钟控制电路。对于了解8位或者16位的MCU指令时序逻辑有点帮助.

    标签: 数字 电路设计

    上传时间: 2014-01-15

    上传用户:225588

  • 第1章 用于可靠数字传输和存储的编码 第2章 代数引论 第3章 线性分组码 第4章 重要的线性分组吗 第5章 循环码 第6章 二进制BCH码 第7章 非二进制BCH码、RS码及其译码算法

    第1章 用于可靠数字传输和存储的编码 第2章 代数引论 第3章 线性分组码 第4章 重要的线性分组吗 第5章 循环码 第6章 二进制BCH码 第7章 非二进制BCH码、RS码及其译码算法 第8章 大数逻辑可译码有限几何码 第9章 线性分组码的网络 第10章 基于可靠性的线性分组码软判决译码算法 第11章 卷积码 第12章 卷积码的最优译码 第13章 卷积码的次优译码 第14章 基于网络的软判决译码算法 第15章 级联编码、码分解与多阶段译码 第16章 Turbo编码  第17章 低密度单奇偶校验码 第18章 网络编码调制 第19章 分组编码调制 第20章 纠突发错误码 第21章 纠突发错误卷积码 第22章 自动请求重传(ARQ)策略 附录A 伽罗华域的表 附录B GF(2m)中元素的最小多项式 附录C 长度至2 10-1的二进制本原BCH码的生成多项式 9.6 卷积码

    标签: BCH 二进制 线性 数字传输

    上传时间: 2014-01-10

    上传用户:fnhhs

  • 大学生论文管理系统。 大学生论文管理系统是学校等机构在自己的局域网上搭建的B/S结构办公平台

    大学生论文管理系统。 大学生论文管理系统是学校等机构在自己的局域网上搭建的B/S结构办公平台,用户打开浏览器即可方便快捷地使用该系统,进行论文的发布、管理和查阅工作。本章根据大学中的实际需求,介绍一个完整的学生论文管理系统从设计到实现的方法。 采用MySQL作为后台数据库,采用标准MVC三层架构(JSP-JavaBean-Servlet)开发模式。通过这种设计模型把应用逻辑,处理过程和显示逻辑分成不同的组件实现,这些组件可以进行交互和重用。

    标签: 大学生 论文 管理系统 机构

    上传时间: 2013-12-19

    上传用户:LIKE

  • Cell 插件用于开发B/S结构程序

    Cell 插件用于开发B/S结构程序,使用Asp, Asp.net, Jsp, VbScript, JavaScript等语言开发,可以在浏览器中直接打印报表(非IE打印),带有国际化数字签名,让用户使用更方便,更安全。 · 具备Cell组件的所有特色功能,在浏览器中提供报表的显示和打印(非IE的打印) · 网络报表界面美观,大大改善了浏览器中报表的输出效果 · 带有国际化数字签名,让用户使用的更安全、更放心 · 可将报表文件另存为华表文件或者Excel文件,从而可以进行进一步加工 · 支持ASP、ASP.Net、JSP、VBScript、JavaScript等语言开发 在开发工具中将Cell插件引入至工程,然后将Cell插件拖至页面中即可开始报表设计。

    标签: Cell 插件 程序

    上传时间: 2017-06-25

    上传用户:13160677563