机械手是自动装配生产线上必不可少的设备，它可以模拟人手臂的部分动作，按预定的程序、轨迹和要求，实现抓取、搬运和装配等工作。在减轻人的劳动强度和提高装配质量和在恶劣环境下作业等方面，起到了积极的作用。嵌入式系统是近年来发展起来的以应用为中心并且软硬件可裁剪的实时系统，它的特点是高度自动化，响应速度快等，非常适合于要求实时的和多任务的场合。 本文分析了机械手控制系统的功能要求，研究设计了一种基于ARM和DSP的机械手数控系统的方案。嵌入式ARM处理器，具有运行速度快、功耗低、程序设计灵活、外围硬件资源丰富等优点，但其很难在处理大数据量、复杂算法时保证系统的灵活性和实时性。DSP作为数字信号处理的核心器件，能够实时快速的完成控制算法运算，由于DSP普通输入输出口的高低电平变化周期最快只能到1微秒左右，不适合高速输入输出；FPGA芯片高速输入输出数据，时间可缩短至几十纳秒。另外利用FPGA可以方便的实现各种接口的逻辑时序，丰富的接口使得该系统能够方便的进行移植，扩展了该系统的应用领域，从而提升了其性价比，通过ARM处理器和DSP以及FPGA技术的有机结合，发挥各自的优势，使系统具有程序设计灵活、以太网通信、大容量存储、高速数据输出、可移植等特点，既满足高速机械手自动控制的要求，同时又具有一定的通用性。 通过本课题实践表明，基于ARM和DSP构建嵌入式数控系统的应用方案全可行、合理，同传统的人机交互系统设计相比，能大量地减轻研发任务，提高发速度，能够在短时间内得到控制性能优秀的数控系统。
上传时间： 2013-06-11
上传用户：康郎
本文以星载图像数据的压缩与加密为背景，对CCSDS图像压缩算法和AES数据加密算法做了深入研究。文章的主要工作包括： (1)实现了CCSDS图像压缩算法的C程序，并且与SPIHT算法和JPEG2000算法在星载图像压缩领域做了简单的对比； (2)对原始CCSDS图像压缩算法进行了改进。实验结果表明，改进后的算法在提升算法性能的同时，降低了算法的复杂度； (3)研究了AES数据加密标准，并实现了该算法的C程序； (4)用VerilogHDL语言实现了CCSDS图像压缩算法和AES数据加密算法的编码器； (5)在FPGA硬件平台上，验证了这两种算法编码器的正确性和有效性。
上传时间： 2013-04-24
上传用户：pwcsoft
现代信息技术的迅猛发展，使得图像处理方面的研究与应用，尤其是实时图像处理引起了更广泛的关注。近年来，随着嵌入式和DSP技术的不断发展，数字信号处理领域的理论研究成果被逐渐应用到实际系统中，从而推动了新理论的产生和应用，对图像处理等领域的技术发展起到了十分重要的作用。可见，研究如何将ARM和DSP双处理器结构应用于实时图像处理系统的新方法有着非常重要的理论价值和应用价值。本文主要研究内容如下： 1.分析了实时图像处理领域的最新发展，得出了以ARM和DSP分别作为实时图像处理系统核心的优势和劣势，结合本课题实时性，高效性和便携性的特点，设计一个以ARM+DSP双处理器为核心的通用实时图像处理系统，并通过增加或裁剪可以广泛应用于图像处理和图像识别领域。 2.掌纹识别技术是继指纹识别和虹膜识别后人体生物特征识别领域中最新的研究方向，正处在不断的研究和探索阶段。在论文中，介绍了以ARM+DSP双处理器为核心的通用实时图像处理系统和掌纹识别技术相融合的实例，构成最基本的脱机掌纹识别系统，给出了系统的组成和运行的基本流程，实现最基本的识别功能，降低成本，提升实时掌纹识别系统的性能。 3.具体设计中，在对两种系统组成方案经过比较后，选择了基于TI公司的TMS320VC5470双核处理器为核心，根据TMS320VC5470芯片的特点，对系统平台的硬件原理进行设计，扩充了进行研究所需的片外RAM，ROM(Flash)，人机接口电路，外围接口电路，仿真接口JTAG等。随后根据原理图所需器件，选择相对应的封装形式，设计8层印刷电路板，对BGA封装形式芯片的扇出方式，布线规则以及高速数字电路与高速PCB设计中涉及的信号完整性问题予以重点研究，较好解决了高密度BGA封装集成电路的布线及其电磁兼容性问题。除此之外，在软件设计方面，讨论了针对TMS320VC5470系统脱离主机开发环境成为独立系统时双核Bootload的实现、双核间通讯及程序固化到FLASH中的方法。 本文所做的创新工作是将ARM和DSP有效的相结合，使他们在实时图像处理系统中发挥各自的优势，克服自身的劣势，提升了实时图像处理系统的性能，缩小了体积，节约了成本；并基于上述研究成果，将该ARM+DSP实时图像处理系统和最新的掌纹识别的原理相结合，构成了手持式掌纹识别系统，对于实时掌纹识别技术的研究有着非常重要意义。
上传时间： 2013-07-31
上传用户：muyehuli
发电机互感器是电力系统行业进行电能计量和继电保护的重要设备之一，其伏安特性与发电机安全、可靠、经济的运行密切相关。针对目前传统基于8位单片机所开发的伏安特性测试系统的不足，利用流行的嵌入式处理技术，选取性价比高的ARM内核处理器LPC2214和性能稳定的实时操作系统μC/OS-Ⅱ作为开发平台，设计并实现了发电机伏安特性测试系统。 该系统主要包括在线测试、设置参数、查询数据、串口通讯等功能。本文完成了上述功能的软件设计和开发，尤其是在线测试功能中对于伏案特性曲线显示方案的设计，本文在深入研究显示模块的工作原理的基础上，结合系统的显示要求，改进了伏案特性显示方法，从而使得本系统不仅能够实时显示伏安特性曲线，并且能够动态显示测量曲线，为系统的进一步开发奠定了基础。此外，基于系统与上位机之间的串口通讯功能，利用LabWindow/CVI7.0开发平台实现了系统虚拟环境，以满足用户对测量数据进一步分析的需求。 经过长时间的现场测试证明，该系统不仅减少了传统测试中所用的仪器数量，特别在简化发电机互感器的测试流程，增加现场操作的自动化程度，提高互感器测试的精度等方面表现突出，从而为提升发电机继电保护装置的正确动作率创造了有利条件。
上传时间： 2013-06-26
上传用户：郭静0516
JPEG2000是新一代图像压缩标准,JPEG2000与传统JPEG最大的不同,在于它放弃了JPEG所采用的以离散余弦变换(Discrete Cosine Transform)为主的区块编码方式,而采用以小波转换(Wavelet Transform)为主的多解析编码方式.离散小波变换算法是现代谱分析工具,在图像处理与图像分析领域正得到越来越广泛的应用.由于JPEG2000标准具有复杂的算法,全部用软件来实现将会占用很大的处理器时间开销和内存开销,尤其对于实时图像传输和处理系统,因而用硬件电路来实现JPEG2000标准的部分或全部,就具有重要的意义,本课题的目的就是用硬件电路来实现JPEG2000标准中的离散小波变换部分,论文研究的主要工作就是设计了一个符合JPEG2000标准的、高性能的多级二维离散小波变换的硬件电路.论文研究的内容主要分为两部分,第一部分首先分析了JPEG2000标准和离散小波变换的原理,重点研究了离散小波变换的快速算法,包括第一代小波变换所采用的卷积算法和第二代小波变换所采用的提升算法,然后具体分析了离散小波变换在JPEG2000中的具体实现.论文第二部分对两种离散小波变换快速算法的硬件实现进行了比较,并选择卷积滤波算法作为硬件实现的对象,并采用Daubechies9/7小波基.然后具体设计了离散小波变换的各个模块,所有的模块都是有硬件描述语言(Verilog HDL)来实现,经过仿真和逻辑综合,在一块自行设计的FPGA开发板上进行了验证.仿真和验证的结果表明了该小波变换的硬件电路符合JPEG2000标准,具有较高的速度和信噪比.
上传时间： 2013-04-24
上传用户：h886166
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在，本文在加一比一选模块中采用了全并行结构的设计方法，这种方法虽然增加了硬件的使用面积，却有效的提高了译码器的速率。在幸存路径管理部分采用了两路并行回溯的设计方法，与寄存器交换法相比，回溯算法更适用于FPGA开发设计。为了提高译码性能，减小译码差错，本文采用较大译码深度的回溯算法以保证幸存路径进行合并。实现了基于FPGA的误码测试仪，在FPGA内部完成误码验证和误码计数的工作。 与基于软件实现译码过程的DSP芯片不同，FPGA芯片完全采用硬件平台对Viterbi译码器加以实现，这使译码速率得到很大的提升。针对于具体的FPGA硬件实现，本文采用了硬件描述语言VHDL来完成设计。通过对译码器的综合仿真和FPGA实现验证了该方案的可行性。译码器的最高译码输出速率可以达到60Mbps。
上传时间： 2013-04-24
上传用户：181992417
IEEE802旗下的无线网络协议引领了无线网络领域的新革命，其不断提升的速度优势满足了人们对于高速无线接入的迫切要求，在这其中，OFDM技术所起的作用不可小觑。随着FPGA、信号处理和通信技术的发展，OFDM的应用得到了长足的进步。在此情况下，以OFDM技术为核心实现数据传输的原型机系统显得应情应景而且必要。 本课题在深入理解OFDM技术的同时，结合相应的EDA工具对系统进行建模并基于IEEE802.11a物理层标准给出了一种OFDM基带传输的系统实现方案。整个设计采用目前主流的自顶向下的设计方法，由总体设计至详细设计逐步细化。 在系统功能模块的FPGA实现过程中，针对XilinxVirtex-Ⅱ芯片对各个模块进行了详细设计，通过采用双端口RAM、流水、乒乓结构等处理实现高速的同步的信道编码的功能模块；通过比较符号定时的不同算法，给出了基于MultiplierlessCorrelator的实现结构并给出了仿真波形图，验证了采用该算法后符号定时模块的资源耗费大大降低而功能却依然和基于乘法器的符号定时模块相当；通过对Viterbi算法进行简化，给出了(2，1，6)卷积码的4比特软判决Viterbi解码器的设计和实现。最后根据系统所选芯片XC2V3000给出了具有较高配置灵活性的基于SystemACE配置方案的FPGA的硬件原理图设计和PCB设计。 本文首先以无线局域网和IEEE802无线网络家族引出OFDM技术发展、研究价值及OFDM的优缺点，接下来从OFDM原理入手，简要说明了OFDM的基本要素以及目前的研究热点，之后在介绍完IEEE802.11a物理层标准的同时给出了本原型机系统的总体设计方案，并从硬件语言设计和FPGA硬件原理设计两方面给出了该系统的详细设计。 随着OFDM技术的普及以及未来通信技术对OFDM的青睐，相信本论文的工作对OFDM基带传输系统的原型设计和实现具有一定的参考价值。
上传时间： 2013-07-13
上传用户：远远ssad
随着图像处理和模式识别技术的进步，基于生物特征的识别技术成为蓬勃发展的高技术之一，根据IBG(InternationalBiometricGroup)组织对生物特征市场的统计和预测，该领域的收入的年增长率30-50％，到2008年，全球总收入将达到46.39亿美元。而基于指纹特征的识别技术由于其独特的可靠性，稳定性，方便快捷的特点，恰好符合了市场的需求。目前指纹识别技术是生物识别领域中应用最广泛的识别技术，也是研究与应用的一个热点。 SOPC片上可编程系统和嵌入式系统是当前电子设计领域中最热门的概念。NiosⅡ是Altera公司开发的一种采用流水线技术、单指令流的RISC嵌入式处理器软核，可以将它嵌入FPGA内部，与用户自定义逻辑结合构成一个基于FPGA的片上系统。与嵌入式硬核相比较，嵌入式软核具有更大的灵活性。而FPGA的高速性、恰恰满足了指纹识别系统对速度的要求。 本文对指纹识别技术中各个环节的算法进行了较为深入的研究，结合NiosⅡ嵌入式处理器的特点，对算法进行了合理的选择与优化，形成了一套完整的指纹识别算法，并提出了一种基于FPGA的指纹识别系统硬件设计方案。 论文的内容主要包括以下几个方面： 1、对指纹图像预处理、后处理和匹配算法进行了改进，提高了算法的性能；设计了一种适用于快速匹配的指纹特征数据结构；提出了一套基于特征点匹配的指纹识别算法。实验结果表明该算法速度快、误识率较低、可靠性较高，可以满足实用的要求。 2、本着增加系统集成度、减小系统体积、提高便携性、降低功耗和成本，同时提升系统的性能的原则，使用Altera公司提供的外围设备IP核配合NiosⅡ处理器软核搭建了一个单片嵌入式系统，然后以内嵌NiosⅡ软核的FPGA和FPS200指纹采集器为核心芯片，外配片外RAM和Flash存储器以及小键盘和LCD显示屏等器件，设计了一个便携式指纹识别系统，提出了一套基于FPGA的硬件设计方案。 3、利用NiosⅡ开发板对硬件设计方案进行了初步的验证，实现了指纹采集芯片FPS200与FPGA的接口，并进行了算法的移植。 实验结果表明本文所提出的系统设计方案是可行的。基于FPGA的自动指纹识别系统在速度、功耗、体积、扩展性方面有着独特的优势，具有广阔的发展空间。最后提出了对这一设计继续改进的思路和下一步研究的内容。
上传时间： 2013-07-28
上传用户：hxy200501
小波变换是一种新兴的理论，是数学发展史上的重要成果。它无论对数学还是对工程应用都产生了深远的影响。最新的静态图像压缩标准JPEG2000就以离散小波变换(DWT)作为核心变换算法。 本文首先较为详细地分析了小波变换的理论基础，对多分辨率分析、Mallat算法和提升算法做了介绍。然后分析了JPEG2000所采用的小波滤波器，并引入了一个新的LS97小波。该小波系数简单、易于硬件实现，并且与CDF97小波有很好的兼容性，可作为CDF97小波的替代者。使用Matlab对CDF97小波和LS97小波的兼容性做仿真测试，结果表明这两个小波具有几乎相同的性能。在确定所用的小波后，本文设计了二维离散小波变换的硬件结构。设计过程中对标准二维小波变换做了优化，即将行变换和列变换的归一化步骤合并计算，这样可以减少两次乘法操作。另外还使用移位加代替乘法，提取移位加中的公共算子等方式来优化设计。对于边界数据的处理，本文采用了嵌入式对称延拓技术，不需要额外的缓存，节约了硬件资源。为提高硬件利用率，本文将LeGall53小波变换和LS97小波变换统一起来，只要一个控制信号就可实现两者之间的转换。本文所提出的结构采用基于行的变换方式，只需要六行中间数据即可完成全部行数据的小波变换。采用流水线技术提高了整个设计的运行速度。最后也给出了二维离散小波反变换的实现结构。 在完成硬件结构设计的基础上，使用Verilog硬件描述语言对整个设计进行了完全可综合的RTL级描述，采用同步设计，提高了可靠性。在Xilinx公司的FPGA开发软件ISE6.3i中对正反小波变换做了仿真和实现，结果表明，本设计能高速高精度地完成正反可逆和不可逆小波变换，可以满足各种实时性要求。
上传时间： 2013-07-25
上传用户：sn2080395
本文以一个PDA项目为依托,在项目中,主要是开发该设备的软件。其工作包括：上层应用程序的开发、引导程序的编写、Linux操作系统的移植和各种外设驱动程序的编写以及文件系统的改进。 本文首先分析了Linux操作系统的虚拟文件系统、高速缓冲区、MTD以及驱动程序模块。接着,本文分析了JFFS2文件系统的不足,以及在大容量闪存设备中挂载速度过慢的原因。然后,本文结合JFFS2文件系统在开发过程中所出现的各种问题,以及在大容量闪存芯片上进行挂载时的性能要求,对JFFS2文件系统作了一些实际的改进。文中的创新性贡献包括以下几个方面： (1)在扫描一个擦除块之前,首先把擦除块中的所有内容读进内存。然后,在内存中进行所有的判断操作以及拷贝,这样就可以减少I/O操作。另外,由于所有的拷贝操作都在内存中进行,所以挂载速度就可以有所提升。 (2)通过加入“空闲区域管理节点”对闪存中的空闲区域进行管理。这样,在扫描的过程中,一旦发现该节点就可以跳过它所描述的空闲区域,从而加快挂载的速度。 (3)在扫描的阶段中对有效数据实体进行硬链接数的计算,因此,临时目录节点就不需要创建了,这样也免除了临时目录的删除步骤,所以对挂载速度也有明显的提高。 最后,基于以上的研究与改进,结合本项目的实际要求,对大容量闪存设备的JFFS2文件系统的挂载过程进行了改进的实践。
上传时间： 2013-07-26
上传用户：damozhi
