虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

抽词算法

  • 机载双基地SAR成像算法的FPGA设计与实现

    双基地合成孔径雷达(简称双基地SAR或Bistatic SAR)是一种新的成像雷达,也是当今SAR技术的一个发展方向,在军用及民用领域都具有良好的应用前景,近年来成为研究的热点。本文则侧重于研究双基地SAR的距离一多普勒(R-D)成像算法的实现。 在双基地SAR系统及成像算法的研究方面,推导了双基地SAR的系统分辨特性及雷达方程,分析了主要系统参数之间的约束关系。针对正侧视机载双基地SAR系统,本文对距离一多普勒算法进行了推广。最后得到点目标的仿真结果。 在成像算法的FPGA实现上,在System Generator环境下对算法进行定点仿真。完成距离一多普勒成像算法的硬件实现,其中包括了FFT快速傅立叶变换、硬件乘法器、:Rocket I/O接口设计、DCM数字时钟管理等主要部分。针对硬件实现的特点,对算法的部分运算进行了简化。 为了对算法实现进行验证,设计开发了该算法的硬件测试平台。主要基于ML310评估板上XC2VP30芯片中嵌入的Power PC 405,完成其硬件部分的设计,主要包括了Aurora协议接口、RS-232串行接口、DDR RAM接口以及其它如中断、时钟等部分。

    标签: FPGA SAR 机载 双基地

    上传时间: 2013-07-26

    上传用户:是王洪文

  • 基于FPGA的星图采集及预处理算法实现

    本文的目的就是研究如何应用FPGA这种大规模的可编程逻辑器件实现CCD(Charge Coupled Device,电荷耦合器件)数字图像的实时采集及预处理。基于对实时图像处理系统的研究与设计,本文主要研究工作及成果如下: 1.本论文详细的介绍了图像采集卡的结构和基本工作原理。同时,针对高分辨率的CCD摄像机,探讨了有关点目标与CCD像元一一对应的图像采集及其硬件和软件设计方法。 2.本文分析了星图中弱小目标、噪声以及背景的特点,给出了点目标的场景图像的数学模型及复杂背景下点目标检测的预处理方法。针对星图灰度分布的特点,采用高斯低通滤波算法和高通滤波算法对星图进行预处理,同时还对图像扫描聚类算法进行了研究与分析。 3.数字信号处理器常常因为在复杂性、运算速度等方面的限制,难以实时的实现复杂的检测算法。本文采用FPGA技术,实现了复杂背景下弱点目标的预处理算法,解决了计算、数据缓冲和存储操作协调一致的问题,同时采用并行高密度加法器和流水线的工作方式,使整个系统的数据交换和处理速度得以很大的提高,合理的解决了资源和速度之间的相互制约问题,并在实际中取得满意的结果。

    标签: FPGA 采集 预处理算法

    上传时间: 2013-07-03

    上传用户:wang5829

  • 基于FPGA和DSP的红外图像预处理算法研究

    随着微电子技术的发展,可编程逻辑器件取得了迅速的发展,其功能日益强大,FPGA内部可用逻辑资源飞速增长,近来推出的FPGA都针对数字信号处理的特点做了特定设计,集成了存储器、锁相环(PLL)、硬件乘法器、DSP模块等,通过使用各个公司提供的FPGA开发软件使用硬件描述语言,可以实现特定的信号处理算法,如FFT、FIR等算法,为电子设计工程师提供了新的选择。实时图像处理系统采用FPGA+DSP的结构来完成整个复杂的图像处理算法。将图像处理算法进行分类,FPGA和DSP份协作发挥各自的长处,对于算法实现简单、运算量大、实时性高的这类处理过程由大容量高性能的FPGA实现,DSP则用来处理经过预处理后的图像数据,来运行算法结构复杂,乘加运算多的算法。整个系统主要包括FPGA处理单元、DSP处理单元以及PCI接口通讯三个部分。主要取得的了以下的研究成果:(1)研究了FPGA的工作原理及应用,完成了Stratix芯片的选型。设计了数字图像处理板的电路原理图和PCB设计图。并对电路板进行调试,工作正常。(2)完成了FPGA程序下载电缆的PCB电路设计,并调试成功,应用到FPGA的调试下载配置中,取得了良好的实验与经济效果。(3)充分利用FPGA的设计开发软件与工具,完成了中值滤波、形态学滤波和自适应阈值的FPGA实现,并给出了详细的实现过程。将算法下载到FPGA芯片,经过试验调试,达到要求。(4)研究了PCI接口通讯的实现方式,选用PCI9054芯片实现通讯,完成PCI接口电路设计,经过调试,实现了中断、DMA等方式,满足了数据传输的要求。(5)学习了C6701DSP芯片的工作特性以及内部功能结构,完成了DSP外围存储器的扩展、时钟信号发生以及电源模块等外围电路的设计。

    标签: FPGA DSP 红外 图像预处理

    上传时间: 2013-07-22

    上传用户:Divine

  • 基于FPGA技术的高性能AES_CBC算法的实现研究

    AES是美国于2000年10月份确立的高级加密标准,该标准的反馈链路模式AESCBC加密算法,用于在IPSec中替代DESCBC和3DESCBC。 加密是安全数据网络的关键,要保证在公众网上传输的信息不被窃取和偷听,必须对数据进行加密。在不影响网络性能的前提下,快速实现数据加密/解密,对于开发高性能的安全路由器、安全网关等对数据处理速度要求高的通信设备具有重要的意义。 在目前可查询的基于FPGA技术实现AESCBC的设计中,最快的加/解密速度达到700Mbps/400MHZ。商用CPU奔腾4主频3.06,用汇编语言编写程序,全部资源用于加密解密,最快的加密解密速度可以达到1.4Gbps。但根据国外测试结果表明,即使开发的路由器本身就基于高性能的双64位MIPS网络处理器,软件加密解决方案仅能达到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前几种实现AESCBC的方法有缺点的情况下,在深入研究影响硬件快速实现AESCBC难点基础上,设计出一种适应于报文加密解密的硬件快速实现AESCBC的方案,在设计中采用加密解密和密钥展开并行工作,实现了在线提供子密钥。在解密中采用了双队列技术,实现了报文解密和子密钥展开协调工作,提高了解密速度。 本文在quartus全面仿真设计方案的基础上,全面验证了硬件实现AESCBC方案的正确性,全面分析了本设计加密解密的性能。并且针对设计中的流水线效率低的问题,提出改善流水线性能的方案,设计出报文级并行加密解密方案,并且给出了硬件实现VPN的初步方案。实现了单一模块加密速度达到1.16Gbps,单一模块解密速度达到900Mbps,多个模块并行工作加密解密速度达到6.4Gbps。 论文最后给出了总结与展望。目前实现的AESCBC算法,只能通过仿真验证其功能的正确性,还需要下载到芯片上做进一步的验证。要用硬件实现整个IPSec,还要进一步开发基于FPGA的技术。总之,为了适应路由器发展的需求,还有很多技术需要研究。

    标签: AES_CBC FPGA 性能 实现研究

    上传时间: 2013-05-29

    上传用户:wangzhen1990

  • 基于IEEE80211a的OFDM传输系统的接收机算法研究与FPGA实现

    作为一项正在兴起的无线应用服务,无线局域网已在机场、校园、会议室、甚至在家庭都有所应用.它正叩开高速无线数据业务市场的大门.目前,无线局域网仍处于众多标准共存时期.每一标准的背后都有大公司或者大集团的支持.在众多无线局域网协议中IEEE802.11a协议是很有特色的一个,它的优势在于采用了正交频分复用(OFDM)方式来传输数据,该技术可帮助提高速度和改进信号质量,并可克服干扰,因此得到众多关注.为了让这种高速的局域网真正应用到实际中,我们的项目就是要在硬件上实现基于IEEE802.11a协议的OFDM系统的发射机和接收机,而本文的主要工作就是用FPGA实现这个系统的内接收机.内接收机主要包括同步估计和信道估计.但是目前OFDM系统中包括同步、信道编码、信道估计、用户检测、降低峰均比等一些关键技术在具体实现上还存在着一些困难.许多文献对这些关键技术基本停留在理论上的讨论,与具体的实现还存在很大的差距.因此本文通过研究同步和信道估计的多种算法的性能和其实现的复杂度,提出一种适合在IEEE802.11a协议环境下的同步算法和信道估计,用FPGA加以实现.首先本文总结了目前OFDM系统信道估计的算法.在此基础上详细的讨论了基于IEEE802.11a协议的OFDM系统可以采用的信道估计方法:(1)提出了借助训练序列的LS估计法和LS-average估计法,分别在AWGN信道和多径信道对这两种方法进行了比较,证明无论在哪种信道环境下后者性能都要好于前者.为了能够进一步提高信道估计器的性能,在LS-average算法的基础上提出了消噪算法(NRA).(2)提出了借助导频的DFT插值算法.其次本文总结了目前OFDM系统同步的算法.OFDM系统同步包括定时同步和载波同步,其中定时同步又分为符号同步和抽样同步.本文主要是研究定时同步,而载波同步只是简单的讨论,因为在这项目中这是另有负责人.本文针对基于IEEE802.11a协议的OFDM系统把定时同步分为粗定时同步和细定时同步.然后分别对粗定时同步和细定时同步进行了详细的讨论.其中对粗定时同步的方法有:利用短训练序列和利用循环前缀,并对这两种方法进行了比较.对细定时同步是利用导频来跟踪.最后根据前面两章提出的算法所分析的结果,以及突发OFDM系统的信号和信道特征,选取了其中一种信道估计算法和定时同步算法,结合合作伙伴所提出的载波同步算法一起用FPGA实现整个基于IEEE802.11a协议的OFDM系统的内接收机,并分别测试了各个模块的性能以及综合模块的性能.

    标签: 80211a 80211 IEEE FPGA

    上传时间: 2013-05-26

    上传用户:zhengzg

  • 基于XC2S300E芯片的高级加密标准算法的FPGA设计

    加密算法一直在信息安全领域起着无可替代的作用,它直接影响着国家的未来和发展.随着密码分析水平、芯片处理能力和计算技术的不断进步,原有的数据加密标准(DES)算法及其变形的安全强度已经难以适应新的安全需要,其实现速度、代码大小和跨平台性均难以继续满足新的应用需求.在未来的20年内,高级加密标准(AES)将替代DES成为新的数据加密标准.高级加密标准算法是采用对称密钥密码实现的分组密码,支持128比特分组长度及128比特、192比特与256比特可变密钥长度.无论在反馈模式还是在非反馈模式中使用AES算法,其软件和硬件对计算环境的适应性强,性能稳定,密钥建立时间优良,密钥灵活性强.存储需求量低,即使在空间有限的环境使用也具备良好的性能.在分析高级加密标准算法原理的基础上,描述了圈变换及密钥扩展的详细编制原理,用硬件描述语言(VHDL)描述了该算法的整体结构和算法流程.详细论述了分组密码的两种运算模式(反馈模式和非反馈模式)下算法多种体系结构的实现原理,重点论述了基本体系结构、循环展开结构、内部流水线结构、外部流水线结构、混合流水线结构及资源共享结构等.最后在XILINX公司XC2S300E芯片的基础上,采用自顶向下设计思想,论述了高级加密标准算法的FPGA设计方法,提出了具体模块划分方法并对各个模块的实现进行了详细论述.圈变换采用内部流水线结构,多个圈变换采用资源共享结构,密钥调度与加密运算并行执行.占用芯片面积及引脚资源较少,在芯片选型方面具有很好的适应性.

    标签: S300 300E FPGA 300

    上传时间: 2013-06-20

    上传用户:fairy0212

  • 加密卡的研制与加密算法的FPGA实现

    随着安全通信数据速率的提高,关键数据加密算法的软件实施成为重要的系统瓶颈.基于FPGA的高度优化的可编程的硬件安全性解决方案提供了并行处理能力,并且可以达到所要求的加密处理性能(每秒的SSL或RSA运算次数)基准.网络的迅速发展,对安全性的需要变得越来越重要.然而,尽管网络技术进步很快,安全性问题仍然相对落后.由于FPGA所提供的设计优势,特别是新的高速版本,网络系统设计人员可以在这些网络设备中经济地实现安全性支持.FPGA是实现设计灵活性和功能升级的关键,对于容错、IPSec协议和系统接口问题而言这两点非常重要.而且,FPGA还为网络系统设计人员提供了适应不同安全处理功能以及随着安全技术的发展方便地增加对新技术支持的能力.标准加密/解决以及认证算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被广泛用于全球网络安全系统中.本文介绍了基于PCI总线的加密卡的研制,硬件板卡的结构,着重论述了加密卡上加密模块的实现,即用FPGA实现3DES及IDEA、MD5算法的过程,加密卡的工作原理,加密卡中多种密码算法的配置原理,最后对3DES算法及IDEA、MD5算法的实现进行仿真,并绘制了板卡的原理图,对PCI接口原理进行了阐述.在论文中,首先阐述了数据加密原理.介绍了数据加密的算法和数据加密的技术发展趋势,并重点说明了3DES的算法.由于加密卡的生存空间在于其高速的加密性能与便捷的使用方式,所以,我们的加密卡采用的是基于PCI插槽的结构,遵从的是PCI2.2规范,理解并掌握PCI总线的规范是了解整个系统的重要一环,本文讲述了PCI总线的特点和性能,以及总线的信号.由于遵从高速性的要求,我们在硬件选型的时候,选用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能强,速度也非常快,但目前价格仍然太高,不适合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能适中,价格低廉,产品成熟等特点,是较好的选择.FPGA选用的XILINX公司的XC2V3000,在随后的文章中,我们将会对这些器件特性做相应说明.并由此得出电路原理图的绘制.文章的重点之一在于3DES算法及IDEA、MD5算法的FPGA实现,以Xilinx公司VIRTEXII结构的VXC2V3000为例,阐述用FPGA高速实现3DES算法及IDEA、MD5算法的设计要点及关键部分的设计.

    标签: FPGA 加密卡 加密算法

    上传时间: 2013-04-24

    上传用户:qazwsc

  • 突发OFDM系统接收机同步算法设计及其FPGA实现

    目前,以互联网业务为代表的网络应用,正快速地向包括数据、语音、图像的综合宽带多媒体方向发展,构建宽带化、大容量、全业务、智能化的现代通信网络已成为大势所趋.宽带无线接入(BWA)凭借其组网快速灵活、运营维护方便及成本较低等竞争优势,迅速成为市场热点,各种微波、无线通信领域的先进手段和方法不断引入,各种宽带无线接入技术迅速涌现.由于BWA要用于非视距传输,所以必须考虑无线信道的多经效应.而OFDM技术凭借着鲁棒的对抗频率选择性衰落能力和极高频谱效率引起了学术界和工业界的高度重视.其基本思想是把调制在单载波上的高速串行数据流,分成多路低速的数据流,调制到多个正交载波上并行传输,这样在传输时,虽然整个信道是频率选择性衰落,但是各个子信道却是平坦衰落,有效对抗了多经效应,同时由于各个子载波是正交的,极大提高了频谱效率.可以预料的是,随着通信系统将向基于IPv6核心网的全IP包的传输方向发展,越来越多的通信系统将具有"突发模式"的特征.本文关注的正是突发OFDM系统接收机设计和实现.由于IEEE 802.11a无线局域网是OFDM技术第一次真正的应用于突发系统,实现了面向IP的无线宽带传输,所以基于IEEE 802.11a的突发OFDM系统有着重要的借鉴和研究价值,本文也正是围绕着这个中心而展开.本文的各章节安排如下:在第一章中主要介绍OFDM的技术原理和在宽带无线接入中的应用,同时引出本文所关注的突发OFDM接收机设计.在第二章中先介绍了相干接收和信道估计的概念,重点分析了本文所采用的WLAN信道模型和信道估计算法,然后在得到同步误差表达式的基础上,先用星座图直观的表现OFDM系统中各种同步误差的影响,再从信噪比损失的角度对符种同步误差进行分析.第三章是本文的重点之一,在本章中对基于IEEE 802.11a的各种同步算法包括帧检测和符号定时、载波同步和采样时钟同步进行仿真和比较,并针对适合FPGA实现的同步算法进行了重点的分析.第四章也是本文的重点之一,提出了整个OFDM系统平台的硬件结构和基于IEEE 802.11a的接收机FPGA设计方案,然后从整体上介绍了接收机的实现结构,并给出了接收机各个模块的具体设计,最后对整个系统调试过程和测试结果进行了分析.

    标签: OFDM FPGA 接收机

    上传时间: 2013-04-24

    上传用户:zhoujunzhen

  • 运动估计算法的FPGA仿真与实现研究

    随着通信技术和计算机技术的发展,多媒体的应用与服务越来越广泛,视频压缩编码技术也随之成为非常重要的研究领域。运动估计是视频压缩编码中的一项关键技术。由于视频编码系统的复杂性主要取决于运动估计算法,因此如何找到一种可靠、快速、性能优良的运动估计算法一直是视频压缩编码的研究热点。运动估计在视频编码器中承担的运算量最大、控制最为复杂,由于对视频编码的实时性要求,因此运动估计模块一般都采用硬件来设计。 本文的目的是在FPGA芯片上设计实现一种更优的易于硬件实现的块匹配运动估计算法——二步搜索算法。全文首先讨论了块匹配运动估计理论及其主要技术指标,介绍了运动估计技术在MPEG-4中的应用,然后在对典型的运动估计算法进行分析比较的基础上讨论了一种性能和硬件实现难易度综合指数较高的二步搜索算法。本文对已有的用于全搜索算法实现的VLSI结构进行了改进,设计了符合二步搜索算法要求的FPGA实现结构,并在对其理论分析之后,对实现该算法的运动估计模块进行了功能模块的划分,并运用VerilogHDL硬件描述语言、ISE及Modelsim开发工具在Spartan-IIEXC2S300eFPGA芯片上完成了对各功能模块的设计、实现与时序仿真。最后,对整个运动估计模块进行了仿真测试,给出了其在FPGA上搭建实现后的时序仿真波形图与占用硬件资源情况,通过对时序仿真结果可知本文设计的各功能模块工作正常,并且能够协同工作,整个运动估计模块能够正确的实现二步搜索运动估计算法,并输出正确的运动估计结果;通过对占用硬件资源及时钟频率情况的分析验证了本文设计的二步搜索运动估计算法的FPGA实现结构具备先进性和实时可实现性。

    标签: FPGA 运动估计 算法 仿真

    上传时间: 2013-05-27

    上传用户:wpt

  • 指纹识别算法的研究及基于FPGA的硬件实现

    随着图像处理和模式识别技术的进步,基于生物特征的识别技术成为蓬勃发展的高技术之一,根据IBG(InternationalBiometricGroup)组织对生物特征市场的统计和预测,该领域的收入的年增长率30-50%,到2008年,全球总收入将达到46.39亿美元。而基于指纹特征的识别技术由于其独特的可靠性,稳定性,方便快捷的特点,恰好符合了市场的需求。目前指纹识别技术是生物识别领域中应用最广泛的识别技术,也是研究与应用的一个热点。 SOPC片上可编程系统和嵌入式系统是当前电子设计领域中最热门的概念。NiosⅡ是Altera公司开发的一种采用流水线技术、单指令流的RISC嵌入式处理器软核,可以将它嵌入FPGA内部,与用户自定义逻辑结合构成一个基于FPGA的片上系统。与嵌入式硬核相比较,嵌入式软核具有更大的灵活性。而FPGA的高速性、恰恰满足了指纹识别系统对速度的要求。 本文对指纹识别技术中各个环节的算法进行了较为深入的研究,结合NiosⅡ嵌入式处理器的特点,对算法进行了合理的选择与优化,形成了一套完整的指纹识别算法,并提出了一种基于FPGA的指纹识别系统硬件设计方案。 论文的内容主要包括以下几个方面: 1、对指纹图像预处理、后处理和匹配算法进行了改进,提高了算法的性能;设计了一种适用于快速匹配的指纹特征数据结构;提出了一套基于特征点匹配的指纹识别算法。实验结果表明该算法速度快、误识率较低、可靠性较高,可以满足实用的要求。 2、本着增加系统集成度、减小系统体积、提高便携性、降低功耗和成本,同时提升系统的性能的原则,使用Altera公司提供的外围设备IP核配合NiosⅡ处理器软核搭建了一个单片嵌入式系统,然后以内嵌NiosⅡ软核的FPGA和FPS200指纹采集器为核心芯片,外配片外RAM和Flash存储器以及小键盘和LCD显示屏等器件,设计了一个便携式指纹识别系统,提出了一套基于FPGA的硬件设计方案。 3、利用NiosⅡ开发板对硬件设计方案进行了初步的验证,实现了指纹采集芯片FPS200与FPGA的接口,并进行了算法的移植。 实验结果表明本文所提出的系统设计方案是可行的。基于FPGA的自动指纹识别系统在速度、功耗、体积、扩展性方面有着独特的优势,具有广阔的发展空间。最后提出了对这一设计继续改进的思路和下一步研究的内容。

    标签: FPGA 指纹识别 法的研究 硬件实现

    上传时间: 2013-07-28

    上传用户:hxy200501