一篇长90页的PPT和10个左右的示例源程序，对于自学能力强且有一定计算机编程基础的人来说上手还是很快的。 •Understand the components of a Virtual Instrument •Introduce labview and common labview functions •Build a simple data acquisition application •Create a subroutine in labview
上传时间： 2013-11-21
上传用户：yeling1919
影响无线通讯可靠性和距离的几个因素无线通信距离的主要性能指标有四个：一是发射机的射频输出功率；二是接收机的接收灵敏度；三是系统的抗干扰能力；四是发射/接收天线的类型及增益。而在这四个主要指标中，各国电磁兼容性标准（如北美的FCC、欧洲的EN 规范）均只限制发射功率，只要对接收灵敏度及系统的抗干扰能力两项指标进行优化，即可在符合FCC或CE 标准的前提下扩大系统的通信距离。一影响无线通信距离的因素1、地理环境通信距离最远的是海平面及陆地无障碍的平直开阔地， 这也是通常用来评估无线通信设备的通信距离时使用的地理条件。其次是郊区农村、丘陵、河床等半障碍、半开阔环境，通信距离最近的是城市楼群中或群山中，总之，障碍物越密集，对无线通信距离的影响就越大，特别是金属物体的影响最大。一些常见的环境对无线信号的损耗见下表根据路径损耗公式:Ld=32.4+20logf +20logd f=MHZ d=Km 可知信号每损耗6dB，通讯距离就会减少一半!另一个因素就是多路径影响， 所以如果无线模块附近的障碍物较多时也会影响通讯的距离和可靠性。2、电磁环境直流电机、高压电网、开关电源、电焊机、高频电子设备、电脑、单片机等设备对无线通信设备的通信距离均有不同程度的影响。3、气侯条件空气干燥时通信距离较远，空气潮湿（特别是雨、雪天气）通信距离较近，在产品容许的环境工作温度范围内，温度升高会导致发射功率减小及接收灵敏度降低，从而减小了通信距离。
上传时间： 2013-11-13
上传用户：bvdragon
提出一种以现场可编程门阵列（FPGA）为硬件核心的钢丝绳漏磁无损检测系统设计方案，设计了外围电路并对嵌入式IP软核进行了配置，利用C语言和VHDL硬件描述语言编写了检测系统软件程序。实验表明该系统具有功耗低、运算能力强、精度高、便于携带等优点。
上传时间： 2015-01-01
上传用户：pans0ul
中兴通讯硬件一部巨作－信号完整性 近年来，通讯技术、计算机技术的发展越来越快，高速数字电路在设计中的运用越来 越多，数字接入设备的交换能力已从百兆、千兆发展到几十千兆。高速数字电路设计对信 号完整性技术的需求越来越迫切。 在中、 大规模电子系统的设计中， 系统地综合运用信号完整性技术可以带来很多好处， 如缩短研发周期、降低产品成本、降低研发成本、提高产品性能、提高产品可靠性。 数字电路在具有逻辑电路功能的同时，也具有丰富的模拟特性，电路设计工程师需要 通过精确测定、或估算各种噪声的幅度及其时域变化，将电路抗干扰能力精确分配给各种 噪声，经过精心设计和权衡，控制总噪声不超过电路的抗干扰能力，保证产品性能的可靠 实现。 为了满足中兴上研一所的科研需要， 我们在去年和今年关于信号完整性技术合作的基 础上，克服时间紧、任务重的困难，编写了这份硬件设计培训系列教材的“信号完整性” 部分。由于我们的经验和知识所限，这部分教材肯定有不完善之处，欢迎广大读者和专家 批评指正。 本教材的对象是所内硬件设计工程师， 针对我所的实际情况， 选编了第一章——导论、 第二章——数字电路工作原理、第三章——传输线理论、第四章——直流供电系统设计， 相信会给大家带来益处。同时，也希望通过我们的不懈努力能消除大家在信号完整性方面 的烦脑。 在编写本教材的过程中，得到了沙国海、张亚东、沈煜、何广敏、钟建兔、刘辉、曹 俊等的指导和帮助，尤其在审稿时提出了很多建设性的意见，在此一并致谢！
上传时间： 2013-11-03
上传用户：奇奇奔奔
印制电路板在电子设备中是一个很重要的部件。电子元器件在电路板上的位置，对产品的稳定性、可靠性以及抗干扰能力和电磁兼容性等于方面有着重要的影响。元器件在电路板上的布置合理，既可以提高产品设计质量，又可以节省时间，从而达到事半功倍的效果。下面是笔者对电子产品在设计过程中的一些看法和想法。
上传时间： 2014-01-26
上传用户：PresidentHuang
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-12-17
上传用户：debuchangshi
针对半潜式钻井平台中设备类型多样、设备接口众多以及已有子系统监控层次不齐等问题，为满足集成监控系统的易维护、易操作、可扩展以及复用能力强等要求，采用基于OPC技术规范标准的通信方法，通过OPC驱动程序将KOSRDK工具包设计的OPC服务器程序和组态软件iFIX开发的客户端连接，使得异构数据能够以统一的OPC数据格式进行传输，实现对半潜式钻井平台的监控功能。
上传时间： 2013-10-23
上传用户：ysystc699
——国际CE认证 ——国际船舶认证 ——德国技术合作 ——国际认可的中国品牌！ ◆中国-五工W4GD高压大功率变频控制系统——节能，稳压，精度高，现场总线CPU、I/O控制技术，拒内对外干扰、抗外对内干扰能力强。
上传时间： 2013-11-25
上传用户：佳期如梦
本文档说明实际建立一个CAN-bus网络时，对网络布线和CAN 接口的设计，对通讯电 缆和连接器的选择，以及一些保障通讯可靠、提高抗干扰能力的经验措施。
上传时间： 2013-11-09
上传用户：AISINI005
以SPI总线技术为基础，用微控制器S3C2450X和电平转换芯片MAX3088设计了一个RS-422接口电路，将SPI单端非平衡传输信号转换为RS-422差分信号。在保证SPI同步传输的高效性和高速性的同时，还增强了信号的抗干扰能力。 主要使用9 个信号主机输入G从机输出C 主机输出从机输入 串行时钟C 或外设片选或从机选择信号由从机在主机的控制下产生信号用于禁止或使能外设的收发功能为高电平时\" 禁止外设接收和发送数据为低电平时\" 允许外设接收和发送数据! 图1 所示是微处理器通过与外设连接的示意图!
上传时间： 2014-03-21
上传用户：lizhen9880
