虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

抗干扰感应芯片

  • 可重构FPGA通讯纠错进化电路及其实现

    ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.

    标签: FPGA 可重构 通讯 纠错

    上传时间: 2013-07-01

    上传用户:myworkpost

  • 无线扩频集成电路开发中信道编解码技术研究与FPGA实现

    本论文主要对无线扩频集成电路设计中的信道编解码算法进行研究并对其FPGA实现思路和方法进行相关研究。 近年来无线局域网IEEE802.11b标准建议物理层采用无线扩频技术,所以开发一套扩频通信芯片具有重大的现实意义。无线扩频通信系统与常规通信相比,具有很强的抗干扰能力,并具有信息荫蔽、多址保密通信等特点。无线信道的特性较复杂,因此在无线扩频集成电路设计中,加入信道编码是提高芯片稳定性的重要方法。 在了解扩频通信基本原理的基础上,本文提出了“串联级联码+两次交织”的信道编码方案。串联的级联码由外码——(15,9,4)里德-所罗门(Reed-Solomon)码,和内码-(2,1,3)卷积码构成,交织则采用交织深度为4的块交织。重点对RS码的时域迭代译码算法和卷积码的维特比译码算法进行了详细的讨论,并完成信道编译码方案的性能仿真及用FPGA实现的方法。 计算机仿真的结果表明,采用此信道编码方案可以较好的改善现有仿真系统的误符号率。 本论文的内容安排如下:第一章介绍了无线扩频通信技术的发展状态以及国内外开发扩频通信芯片的现状,并给出了本论文的研究内容和安排。第二章主要介绍了扩频通信的基本原理,主要包括扩频通信的定义、理论基础和分类,直接序列扩频通信方式的数学模型。第三章介绍了基本的信道编码原理,信道编码的分类和各自的特点。第四章给出了本课题选择的信道编码方案——“串联级联码+两次交织”,详细讨论了方案中里德-所罗门(Reed-Solomon)码和卷积码的基本原理、编码算法和译码算法。最后给出编码方案的实际参数。第五章对第四章提出的编码方案进行了性能仿真。第六章结合项目实际,讨论了FPGA开发基带扩频通信系统的设计思路和方法。首先对FPGA开发流程以及实际开发的工具进行了简要的介绍,然后给出了扩频通信系统的总体设计。对发射和接收子系统中信道编码、解码等相关功能模块的实现原理和方法进行分析。第七章对论文的工作进行总结。

    标签: FPGA 无线扩频 信道编解 技术研究

    上传时间: 2013-07-18

    上传用户:hbsunhui

  • flash芯片

    本文档主要描述一种flash资料,比较完整,有助于使用该芯片的开发者

    标签: flash 芯片

    上传时间: 2013-06-07

    上传用户:1043041441

  • AD6525芯片参考设计电路原理图

    基带芯片AD6525的应用电路。在05年之前的手机中应用非常广泛,配合AD652x的几款芯片便可完成手机信号处理中的大部分功能。

    标签: 6525 AD 芯片 参考设计

    上传时间: 2013-04-24

    上传用户:guanliya

  • 基于FPGA的DAB信道编码器输入接口的设计与实现

    电台广播在我们的社会生活中占有重要的地位。随着我国广播事业的发展,对我国广播业开发技术、信号的传输质量和速度提出了更高更新的要求,促使广播科研人员不断更新现有技术,以满足人民群众日益增长的需求。 本论文主要分析了现行广播发射台的数字广播激励器输入接口的不足之处,根据欧洲ETS300799标准,实现了一种激励器输入接口的解决方案,这种方案将复接器送来的ETI(NA,G704)格式的码流转换成符合ETS300799标准ETI(NI)的标准码流,并送往后面的信道编码器。ETI(NA,G704)格式与现行的ETI(NI,G703)格式相比,主要加入了交织和RS纠错编码,使得信号抗干扰能力大大加强,提高了节目从演播室到发射台的传输质量,特别是实时直播节目要求信号质量比较好时具有更大的作用。 本论文利用校验位为奇数个的RS码,对可检不可纠的错误发出报警信号,通过其它方法替代原有信号,对音质影响不大,节省了纠正这个错误的资源和开发成本。 同时,我们采用FPGA硬件开发平台和VHDL硬件描述语言编写代码实现硬件功能,而不采用专用芯片实现功能,使得修改电路和升级变得异常方便,大大提高了开发产品的效率,降低了成本。 经过软件仿真和硬件验证,本系统已经基本实现了预想的功能,扩展性较好,硬件资源开销较小,具有实用价值。

    标签: FPGA DAB 信道 编码器

    上传时间: 2013-07-15

    上传用户:afeiafei309

  • 基于ARM的图像采集系统的设计

    近年来,随着计算机和通信技术的飞速发展,特别是网络的迅速普及和3C(计算机、通信、消费电子)合一的加速,微型化和专业化成为发展的新趋势,嵌入式产品已经成为了信息产业的主流,嵌入式系统技术也成为目前电子产品设计领域最为热门的技术之一,目前已经广泛地应用于军事国防、消费电子、网络通信、工业控制等各个领域。本文在研究视频采集发展现状和趋势的基础上,设计了一种基于32位处理器的嵌入式图像采集和传输系统。此套硬件系统可应用于LCD显示屏、桌面视频、多媒体、数字电视机、图像处理、可视电话和远程户外图像采集等领域。 该图像采集系统在硬件系统上以ARM芯片S3C44BOX为核心,利用CMOS图像传感器采集图像;以FIFO帧存储器暂存图像数据,解决了ARM芯片与图像传感器之间速率的不同步问题;并充分利用了FPGA/CPLD高性能、低功耗、低成本的优点,用CPID器件控制整个图像采集的时序逻辑。在软件平台移植了嵌入式操作系统’uClinux,并在此基础上开发了底层的驱动程序和应用程序。体积小巧,具备图像采集、显示和远程传输功能和良好的可扩展性。 全文共分为五个章节,第一章主要介绍了论文的课题背景和图像采集技术的发展现状,介绍了论文的研究目标和研究内容。第二章从硬件和软件两方面阐述了嵌入式图像采集系统的总体设计方案,详细介绍了硬件开发平台嵌入式系统和软件开发平台嵌入式操作系统各自的定义和特点。第三章主要介绍基于ARM的图像采集系统硬件设计方面的内容,包括各个模块的具体实现方案、系统硬件性能分析和硬件电路的抗干扰设计等。第四章研究了基于uClinux平台的几个主要模块的软件设计,主要包括图像传感芯片的初始化和采集程序的实现、LCD控制器的初始化和图像显示程序的实现、以太网控制器的初始化和图像数据传输程序的实现。第五章是对全文的一个总结,概括了作者所做的工作,提出所存在的不足并对后续的研究工作做了进一步的展望。

    标签: ARM 图像采集系统

    上传时间: 2013-04-24

    上传用户:wangxuan

  • LED显示屏单元板芯片介绍

    LED显示屏单元板芯片介绍 IC的管脚功能 IC芯片分别:74HC245、74HC595、74HC138、74HC04、4953。各IC管脚功能如下: A: 74HC245功能是放大及缓冲。各引脚如图 20 和1接电源(+5V) 19脚和10脚接电源地(GND)

    标签: LED 显示屏 单元板 芯片介绍

    上传时间: 2013-05-17

    上传用户:小杨高1

  • 基于ARM核的热释电红外测温仪的研制

    热释电红外测温仪是一种利用物体热释电效应而制成的新型红外测温仪器,它以黑体辐射定律作为理论基础,是光学理论和微电子学综合发展的产物。与传统的测温方式相比,具有响应时间短、非接触、不干扰被测温场、使用寿命长、操作方便等一系列优点。 本文详细介绍了热释电红外测温仪测温的基本原理和实现方法,以热释电红外测温仪现阶段的技术作为参考,提出并研制了一种基于ARM内核的高性能的嵌入式微处理器的热释电红外测温系统。详细介绍了该系统的构成和实现方式,给出了硬件原理图和软件的设计流程图。文中还对影响热释电红外测温仪测温精度的因素和软硬件的相关设计做了详细的分析,并采取了相应措施,本文主要做了以下工作: 阐述了红外测温仪的发展现状和分类,并指出了本文的研究意义:阐述了热释电红外测温仪的原理,并对目前红外测温仪的几种方案的优缺点进行了详细的介绍:对ARM核微处理器作了详细的介绍,并对本文用到的ARM核芯片LPC2132的功能特点和结构做了详细的介绍;详细分析了系统的功能要求,提出了总体设计方案,并在此基础上进行了系统的硬件设计,对每个部分所完成的功能和设计思路作了说明;介绍了系统的软件设计,以流程图的方式介绍了各个功能的具体实现;对影响红外测温仪的测温误差的因素进行了分析,对系统中出现的软硬件干扰问题做了相应的抗干扰措施;为本文研究的主要结论,对系统的进一步的研究工作进行了展望。

    标签: ARM 热释电红外 测温 仪的研制

    上传时间: 2013-07-06

    上传用户:kkchan200

  • 基于ARM控制的新型零电压零电流全桥DCDC变换器的研制

    软开关技术是电力电子装置向高频化、高功率密度化发展的关键技术,已成为现代电力电子技术研究的热点之一。微处理器的出现促进了电力电子变换器的控制技术从传统的模拟控制转向数字控制,数字控制技术可使控制电路大为简化,并能提高系统的抗干扰能力、控制灵活性、通用性以及智能化程度。本文提出了一种利用耦合输出电感的新型次级箝位ZVZCS PWM DC/DC变换器,其反馈控制采用数字化方式。 论文分析了该新型变换器的工作原理,推导了变换器各种状态时的参数计算方程;设计了以ARW芯片LPC2210为核心的数字化反馈控制系统,通过软件设计实现了PWM移相控制信号的输出;运用Pspice9.2软件成功地对变换器进行了仿真,分析了各参数对变换器性能的影响,并得出了变换器的优化设计参数;最后研制出基于该新型拓扑和数字化控制策略的1千瓦移相控制零电压零电流软开关电源,给出了其主电路、控制电路、驱动电路、保护电路及高频变压器等的设计过程,并在实验样机上测量出了实际运行时的波形。 理论分析与实验结果表明:该变换器拓扑能实现超前桥臂的零电压开关,滞后桥臂的零电流开关;采用ARM微控制器进行数字控制,较传统的纯模拟控制实时反应速度更快、电源稳压性能更好、外围电路更简单、设计更灵活等,为实现智能化数字电源创造了基础,具有广泛的应用前景和巨大的经济价值。

    标签: DCDC ARM 控制 全桥

    上传时间: 2013-08-03

    上传用户:cc1

  • GPS接收机天线阵列抗干扰算法研究及其FPGA实现

    GPS技术在导航、定位及精确打击等方面产生了重要影响,已经广泛地应用在各种武器平台上。但是,在干扰环境下也显现出许多问题。由于其到达地球表面的信号极其微弱(-160dBW),在现在复杂的电磁环境中容易受到干扰,尤其是C/A码信号更易受到干扰,并且随着导航战的发展对GPS的抗干扰已成为争取导航资源的有效措施。因此,研究干扰环境下的GPS接收机设计具有重要意义。 本文首先简要介绍了GPS信号的结构及构成,通过对GPS信号特征以及接收机抗干扰能力的分析,结合干扰对接收机的作用方式及效果,确定GPS最易受的干扰类型为阻塞式干扰,然后针对这种干扰类型提出了一种有效的抗干扰技术-----自适应调零天线技术。接下来,着重研究了GPS接收机在此抗干扰技术前提下的若干抗干扰方法,并对其进行了详细的分析和讨论。 研究过程中,通过对最佳化准则和空域自适应滤波的理解,首先对不同天线阵列结构进行了性能仿真和比较分析,然后在对称圆形天线阵列的基础上对空域自适应算法进行了仿真分析,针对其自由度有限的问题接着对空时滤波方法做了详细讨论,在7元对称圆形阵列的基础上仿真说明了二者各自的优缺点。考虑到实际的干扰环境和本课题研究的初期阶段,因此选用了适合本课题干扰环境的空域滤波方法,并对其自适应算法进行了适当的改进,使得其抗干扰性能获得了一定程度的改善。 最后,详细说明了该接收机抗干扰模块的FPGA实现原理。详细给出了顶层及各子模块的设计流程与RTL视图,实验结果验证了该算法的有效性。

    标签: FPGA GPS 接收机 天线阵列

    上传时间: 2013-06-03

    上传用户:xfbs821