电能信息采集与管理系统 第4-5部分：面向对象的互操作性数据交换协议本部分规定了电能信息采集与管理系统主站（以下简称“主站”）、采集设备、电能表之间，采用的面向对象具有互操作性的数据传输协议，包括通信架构、数据链路层、应用层、以及接口类及其对象和对象标识。本部分适用于主站、采集设备、电能表之间采用点对点、多点共线及一点对多点通信方式的通信数据交换。本部分适用于主站、采集设备、电能表之间采用点对点、多点共线及一点对多点通信方式的通信数据交换。
标签： 电能信息采集
上传时间： 2022-06-25
上传用户：
CC2530BasicRF（点对点通信）基于Q2530SB板CC2530传感器组网实验代码教程CC2530基础实验代码教程CC2530佳杰协议栈CC2530开发软件合集CC2530开发套件PCB原理图CC2530配套液晶驱动资料Zigbee传感器组网工程Zigbee书籍资料《zigbee入门与实践》开发套件器件手册协议栈视频资料硬件测thex文件
上传时间： 2022-06-29
上传用户：
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。随着对信息流量需求的不断增长，传统并行接口技术成为进一步提高数据传输速率的瓶颈。过去主要用于光纤通信的串行通信技术——SERDES正在取代传统并行总线而成为高速接口技术的主流。本文阐述了介绍SERDES的架构、关键技术、SERDES硬件设计要点以及测试方法。
上传时间： 2022-06-30
上传用户：
VIP专区-嵌入式/单片机编程源码精选合集系列（82）资源包含以下内容：1. PIC 18F8680 CAN bus Demo.2. write erase secure for NXP LPC23XX.3. 红外遥控器制作专业资料打包,包括TSAL6200,HS0038B等相关设计内容,非常丰富..4. 在KEIL环境下,取反p0.26口.5. ARM lpc2294 的CPU中继.6. 分的股份的给对方了广阔的封公开的森林狼队是开发了份大礼服肯定是.7. 128*64点阵LCD显示程序,串口,适用耀宇等LCD模块.如需电路请联系qudaohong@163.com.8. 用c-press控制设备块传输希望对你有所帮助.9. I2C 24c02 芯片读写程序.10. cc2430上的点对点通信的源程序。芯片2430是ZigBee传输标准.11. gps程序设计源码c c.12. 基于ＧＳＭ无线温度检测系统.13. 关于DS18B20的毕业设计论文.14. gray码计数器 用于减少出错率 代码已经仿真 请放心下载.15. 桶型移位寄存器 用于多种场合 可放心下载.16. keyboard 的verilog 代码 代码绝对经典.17. STMP3410原理图.18. 该文件是SOPC中NiosII软核CF接口源程序代码.19. 常用的几种芯片的液晶驱动程序M12864汉字液晶显示,44780字符显示等.20. DM642_CPLD视频采集处理系统设计.21. mp3解码程序.22. 不错的例程.23. 是一篇关于嵌入式系统内存分配的文章.24. FPGA和CPLD入门级详细的学习资料.25. 用UBOOT实现S3C44B0的BIOSB.26. 恩智 lpc2100 的外 中断1.27. 320*240,T6963控制器的液晶源程序..28. EEPROM存储器I2C总线24CXX芯片操作源程序.29. c语言写的菜单程序,课程表,存储修改源代码..30. c语言写的图形界面程序源代码.VERSION0.0.31. 这个是在NOIS II中使用的.32. （原创）高精度计时器电路原理图。采用AT89S52加DP8573.33. （原创）高精度电子时钟和计时器电路版图。与本人另外上传的原理图配套.34. ARM,DSP,FPGA的区别:详细介绍了ARM.35. 详细介绍了CPLD和FPGA的区别.36. at91rm9200的原理图和pcb图.37. pci-serial是 PCI转串口驱动程序.38. 台湾大学的一个mgcp 协议的实现源码,对研究mgcp协议很有帮助!.39. 51+sl811读写U盘的源程序＋原理图.40. fpga cpldXILINXCPLD-JTAG fpga cpldXILINXCPLD-JTAG.
上传时间： 2013-06-15
上传用户：eeworm
程序：防止输入抖动程序。 作者：赵相如 语言：C 日期：2009-04-03 联系：zhao-xiangru@163.com 备注：注意：对单片机的输入点都要求有防止抖动程序。 ------------------------------------------------- 程序介绍： K1、K2为按钮，OUT为输出灯。 按下k1，经过延时子程序，判断是否抖动， 灯OUT点亮。 按下K2，经过延时子程序，判断是否抖动， 灯OUT熄灭。
标签： zhao-xiangru 2009 程序 163
上传时间： 2013-12-14
上传用户：yuchunhai1990
如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。
上传时间： 2014-12-23
上传用户：dreamboy36
电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间： 2014-12-28
上传用户：18888888888
电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间： 2015-01-01
上传用户：sunshie
如何对象素点着色java
上传时间： 2015-02-06
上传用户：playboys0
分治算法解决一维点对最小距离
上传时间： 2015-02-17
上传用户：225588
