虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

技术要求

  • 基于FPGA的三相逆变器并联技术研究

    交流电源供电方式正在由集中式向分布式、全功能式发展,而实现分布式电源的核心就是模块的并联技术。多台逆变器并联可以实现大容量供电和冗余供电,可大大提高系统的灵活性,使电源系统的体积重量大为降低,同时其主开关器件的电流应力也可大大减少,从根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆变器并联技术。 本文首先对电压、电流双闭环逆变器控制系统进行了研究。通过对传递函数的分析,得到了基于等效输出阻抗的双闭环控制的逆变器并联系统模型。在分析逆变器模型的基础上设计了各控制器参数,并通过MATLAB仿真进行了验证。根据上述模型,分析了逆变器并联的环流特性,以及基于有功和无功功率的并联控制方案。 随着电子技术的不断发展,FPGA技术正在越来越多地用于工程实践中。本文在研究SPWM控制技术的基础上,应用FPGA芯片EP1C12Q240C8实现了SPWM数字控制器,用于多模块逆变器并联控制系统。文中给出了仿真结果和芯片的测试结果。 基于FPGA的三相逆变器并联数字控制器的研究具有现实意义,设计具有创新性。仿真和芯片的初步测试结果表明:本文设计的基于FPGA的逆变器并联数字控制器能够满足逆变器并联系统的要求。

    标签: FPGA 三相逆变器 并联 技术研究

    上传时间: 2013-08-05

    上传用户:ccclll

  • 基于FPGA的视频图像检测技术

    在图像处理及检测系统中,实时性要求往往影响着系统处理速度的性能。本文在分析研究视频检测技术及方法的基础上,应用嵌入式系统设计和图像处理技术,以交通信息视频检测系统为研究背景,展开了基于FPGA视频图像检测技术的研究与应用,通过系统仿真验证了基于FPGA架构的图像并行处理和检测系统具有较高的实时处理能力,能够准确并稳定地检测出运动目标的信息。可见FPGA对提高视频检测及处理的实时性是一个较好的选择。 本文主要研究的内容有: 1.分析研究了视频图像检测技术,针对传统基于PC构架和DSP处理器的视频检测系统的弊端,并从可靠性、稳定性、实时性和开发成本等因素考虑,提出了以FPGA芯片作为中央处理器的嵌入式并行数据处理系统的设计方案。 2.应用模块化的硬件设计方法,构建了新一代嵌入式视频检测系统的硬件平台。该系统由异步FIFO模块、图像空间转换模块、SRAM帧存控制模块、图像预处理模块和图像检测模块等组成,较好地解决了图像采样存储、处理和传输的问题,并为以后系统功能的扩展奠定了良好的基础。 3.在深入研究了线性与非线性滤波几种图像处理算法,分析比较了各自的优缺点的基础上,本文提出一种适合于FPGA的快速图像中值滤波算法,并给出该算法的硬件实现结构图,应用VHDL硬件描述语言编程、实现,仿真结果表明,快速中值滤波算法的处理速度较传统算法提高了50%,更有效地降低了系统资源占用率和提高了系统运算速度,增强了检测系统的实时性能。 4.研究了基于视频的交通车流量检测算法,重点讨论背景差分法,图像二值化以及利用直方图分析方法确定二值化的阈值,并对图像进行了直方图均衡处理,提高图像检测精度。并结合嵌入式系统处理技术,在FPGA系统上研究设计了这些算法的硬件实现结构,用VHDL语言实现,并对各个模块及相应算法做出了功能仿真和性能分析。 5.系统仿真与验证是整个FPGA设计流程中最重要的步骤,针对现有仿真工具用手动设置输入波形工作量大等弊病,本文提出了一种VHDL测试基准(TestBench)方法解决系统输入源仿真问题,用TEXTIO程序包设计了MATLAB与FPGA仿真软件的接口,很好地解决了仿真测试中因测试向量庞大而难以手动输入的问题。并将系统的仿真结果数据在MATLAB上还原为图像,方便了系统测试结果的分析与调试。系统测试的结果表明,运动目标的检测基本符合要求,可以排除行走路人等移动物体(除车辆外)的噪声干扰,有效地检测出正确的目标。 本文主要研究了基于FPGA片上系统的图像处理及检测技术,针对FPGA技术的特点对某些算法提出了改进,并在MATLAB、QuartusⅡ和ModelSim软件开发平台上仿真实现,仿真结果达到预期目标。本文的研究对智能化交通监控系统的车流量检测做了有益探索,对其他场合的图像高速处理及检测也具有一定的参考价值。

    标签: FPGA 视频图像 检测技术

    上传时间: 2013-07-13

    上传用户:woshiayin

  • 基于FPGA的数字中频处理技术研究

    软件无线电是无线电领域研究的热点。现阶段限于硬件的发展水平,大多采用宽带中频带通采样数字化结构,数字中频技术就成为实现该结构的关键技术。目前FPGA器件在数字信号处理技术的实现方面发挥着越来越重要的作用。本文目的正是要把这两者相结合,使数字中频处理在FPGA中得到实现,满足具体的应用要求。 首先,对软件无线电体系和数字中频处理结构进行了研究;其次,在信号采样理论、多速率数字信号处理理论、滤波器设计理论、FPGA硬件数字算法等理论的基础上,结合本文的应用需要,提出了适合于FPGA实现的数字化中频处理的系统方案:采用多相结构来高效的实现抽取,并用FIR滤波器作为低通抗混叠滤波器来实现6倍抽取的抗混叠滤波。对系统进行了Matlab仿真,以验证系统方案的可行性。再次,具体通过Vefilog编程在FPGA中硬件实现该数字中频系统。其中包括混频器模块、抽取滤波器模块、信号产生器模块。 最后对该系统进行了软件仿真和硬件功能验证,结果表明数字中频系统性能达到了设计要求。

    标签: FPGA 数字中频处理 技术研究

    上传时间: 2013-07-26

    上传用户:zhouli

  • 基于FPGA的QDPSK调制解调技术

    现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、抗干扰能力强的特点,符合未来通信技术发展的方向。论文从以下几个方面讨论和实现了基于FPGA的调制解调系统。 论文首先介绍了调制解调系统的发展现状及FPGA的相关知识。然后介绍了几种常见的相位调制解调方式,重点是QDPSK调制解调系统的理论算法。 论文重点介绍了QDPSK解调调制系统的具体实现。首先,在在MATLAB环境下对系统里的每个子模块完成了功能仿真,并取得满意的仿真结果;其次,在QDPSK调制解调系统功能仿真正确的基础上,对每个模块的功能编写C++算法,并且验证了算法的正确性和可实现性;最后,在altera公司的FPGA开发平台Quartus Ⅱ 6.0上,采用Verilog硬件描述语言对QDPSK调制解调系统实现了时序仿真和综合仿真。

    标签: QDPSK FPGA 调制 解调技术

    上传时间: 2013-07-21

    上传用户:moonkoo7

  • 多种高效编码和调制技术

    本论文介绍了几种编码和调制技术的基本原理和课题的总体实现结构,重点分析和讨论了滚降系数可调的成形滤波、内插技术以及滤波器中乘法器、加法器的实现方法。通过外部控制器可对FPGA内部设计的多项参数进行设置,可支持32.000kbps~4.096Mbps范围内的多速率数据传输,适用于各种信道限带性能要求的传输系统。本论文使用一片FPGA芯片实现了信道编码(包括数据加扰、差分编码、卷积码、RS码、交织等)、多种调制方式(BPSK、QPSK、π/4-QPSK、TC8PSK、16QAM)、成形滤波器、多级内插、上变频器、具有连续/突发信号模式的数据源。将本论文的成果移植到某单位的信号源研制平台,基本上可以满足现阶段研制和维修解调设备对信号源的需求,因此具有较高的使用价值。

    标签: 编码 调制技术

    上传时间: 2013-07-27

    上传用户:feichengweoayauya

  • 基于FPGA的红外图像处理技术研究

    随着微电子技术的发展,国内外红外成像技术也得到了广泛的应用和研究。各国军方针对现代战争和未来信息战的新形势,对热成像技术提出了更高的要求,希望今后能研制出性能更佳、体积更小、分辨率和灵敏度更高、作用距离更远、价格更低的红外成像系统。 CCD 成像系统的关键技术是 CCD 器件设计和图像处理。本课题通过对CCD 图像处理技术的研究,采用嵌入式 Nios Ⅱ+FPGA 的工作方式,充分发挥嵌入式 Nios Ⅱ处理器灵活性和 FPGA 处理速度快的优点,构建出结构灵活、处理速度高以及功能完善的图像处理系统。该系统能同时实时实现两点校正算法、加权滤波算法、对比度增强算法以及疵点补偿等多项功能。 本系统成功应用于国内某研究所研制的目前国内最大型面阵 (PtSi 512×512) CCD 焦平面探测器成像组件中,得到了良好的成像效果;同时,由该处理系统构成的 InGaAs 成像组件也处于国内领先水平。从长远来看,该项技术应用于中电 44 所多种成像组件项目的研究中,推动了 PtSi 256×256、PtSi 512×512 焦平面探测器成像组件以及 4096×96TDI CCD 成像组件的工程化应用进程。

    标签: FPGA 红外图像 处理技术

    上传时间: 2013-05-22

    上传用户:元宵汉堡包

  • 系统芯片SoC原型验证技术

    随着系统芯片(SoC)设计复杂度不断增加,使得缩短面市时间的压力越来越大。虽然IP核复用大大减少了SoC的设计时间,但是SoC的验证仍然非常复杂耗时。SoC和ASIC的最大不同之处在于它的规模和复杂的系统性,除了大量硬件模块之外,SoC还需要大量的同件和软件,如操作系统,驱动程序以及应用程序等。面对SoC数目众多的硬件模块,复杂的嵌入式软件,由于软件仿真速度和仿真模犁的局限性,验证往往难以达到令人满意的要求,耗费了大最的时间,将给系统芯片的上市带来严重的影响。为了减少此类情况的发生,在流样片之前,进行基于FPGA的系统原型验证,即在FPGA上快速地实现SoC设计中的硬件模块,让软件模块在真正的硬件环境中高速运行,从而实现SoC设计的软硬件协同验证。这种方法已经成为SoC设计流程前期阶段常用的验证方法。 在简要分析几种业内常用的验证技术的基础上,本文重点阐述了基于FPGA的SoC验证流程与技术。结合Mojox数码相机系统芯片(以下简称为Mojox SoC)的FPGA原型验证平台的设计,介绍了Mojox FPGA原型验证平台的硬件设计过程和Mojox SoC的FPGA原型实现,并采用基于模块的FPGA设计实现方法,加快了原型验证的工作进程。 本文还介绍了Mojox SoC中ARM固件和PC应用软件等原型软件的设计实现以及原型验证平台的软硬协同验证的过程。通过软硬协同验证,本文实现了PC机对整个验证平台的摔制,达到了良好的验证效果,且满足了预期的设计要求。

    标签: SoC 系统芯片 原型 验证技术

    上传时间: 2013-07-02

    上传用户:dsgkjgkjg

  • DSP实用技术

    ·内容简介:以数字信号处理器(DSP)为核心的实时数字信号处理技术正在迅猛发展,各种类型的DSP分别适应了不同领域的应用要求。本书根据当今最新的DSP和外围器件技术水平,着重介绍了国内外最常用的4种定点和浮点DSP的原理和应用;全面介绍了DSP的结构特点、指令体系、软件编程、硬件设计和软硬件调试方法;结合具体实例讲述了如何针对不同应用场合,设计DSP的软硬件。   &n

    标签: DSP 实用技术

    上传时间: 2013-04-24

    上传用户:tyg88888

  • FPGA实现频率合成的技术,含软硬件设计

    尽管频率合成技术已经经历了大半个世纪的发展史,但直到今天,人们对\\r\\n它的研究仍然在继续。现在,我们可以开发出输出频率高达IG的DDS系统,\\r\\n武汉理工大学硕士学位论文\\r\\n已能满足绝大多数频率源的要求,集成DDS产品的信噪比也可达到75dB以上,\\r\\n已达到锁相频率合成的一般水平。电子技术的发展己进入数字时代,模拟信号\\r\\n数字化的方法也是目前一个热门研究课题,高速AD、DA器件在通信、广播电\\r\\n视等领域的应用越来越广泛。本次设计完成了软件仿真和硬件实现,对设计原

    标签: FPGA 频率合成 软硬件设计

    上传时间: 2013-08-21

    上传用户:asdkin

  • 时钟分相技术应用

    摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79  文献标识码:A   文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。

    标签: 时钟 分相 技术应用

    上传时间: 2013-12-17

    上传用户:xg262122