Altium-Designer实用快捷键这是Altium-Designer的一些实用快捷键，方便AD画图时使用，增加效率，分享给大家。
上传时间： 2022-07-20
上传用户：wangshoupeng199
电动摩托车具有零排放、低噪声等优点，是真正的绿色环保轻型交通工具，它以方便j快捷等特点被越来越多的人们所接受，成为大中城市公共交通的理想补充。而无刷直流电动机以其控制简单、可靠性高、输出转矩大等优点，被大量地用作电动摩托车驱动电机。本文主要研究基于AVR单片机的电动摩托车控制技术。 首先，分析了电动摩托车的发展趋势，以及无刷直流电动机能在电动摩托车驱动领域得到广泛应用的原因，并探讨了电动摩托车无刷直流驱动电机的控制方法。 其次，在分析无刷直流电动机工作原理的基础上，构造了无刷直流电动机的数学模型，确立了通过PWM调节改变电枢电压的大小来调节转速的控制策略。 第三，采用ATMEL公司的ATmega88单片机为控制核心，设计了包括电流检测与保护、位置信号检测、功率开关管驱动、电源转换和电压采样与欠压保护等一系列硬件电路，充分利用了ATmega88单片机成本低、功能丰富、运算能力强等优点，简化了控制电路，提高了控制系统的可靠性，降低了控制成本。 第四，采用C语言编写了控制程序，完善了控制功能，实现了软、硬件控制方法的结合。使用ICC-AVR集成开发环境和SL-ISP在线编程，降低了开发成本；采用模块化设计方法设计控制程序，提高了程序的可维护性。完成的功能模块主要包括启动与换相模块、电动机转速调节模块、过电流与堵转保护模块、欠电压保护模块和定速巡航模块等。 最后，对开发的控制系统进行了调试，并对实验结果进行了分析。结果表明，控制系统运行可靠、实时性好，证明ATmega88单片机适合用作电动摩托车驱动电机的控制芯片。
上传时间： 2013-05-20
上传用户：lanhuaying
多电平逆变器中每个功率器件承受的电压相对较低，因此可以用低耐压功率器件实现高压大容量逆变器，且采用多电平变换技术可以显著提高逆变器输出电压的质量指标。因此，随着功率器件的不断发展，采用多电平变换技术将成为实现高压大容量逆变器的重要途径和方法。本文选取其中一种极具优势的多电平拓扑结构一级联多电平变频器作为研究对象，完成了其拓扑结构、控制策略及测控系统的设计。 @@ 首先，对多电平变频器的研究意义，国内外现状进行了分析，比较了三种成熟拓扑结构的特点，得出了级联型多电平变频器的优点，从而将其作为研究对象。对比分析了四种调制策略，确定载波移相二重化的调制方法和恒压频比的控制策略，进行数学分析和理论仿真，得出了选择的正确性及可行性。并指出了级联单元个数与载波移相角的关系和调制比对输出电压的影响；完成了级联变频器数学模型的建立和死区效应的分析。 @@ 其次，完成了相关硬件的设计，包括DSP、CPLD、IPM的选型，系统电源的设计、检测(转速、电流、电压、故障)电路的设计、通信电路的设计等。用Labwindows/CVI实现了上位机界面的编写，实现了开关机、设定转速、通信配置、电压电流转速检测、电流软件滤波、谐波分析。编写了下位机DSP的串口通信、AD转换、转速检测(QEP)以及部分控制程序。 @@ 最后，在实验台上完成硬件和软件的调试，成功的实现了变频器载波移相SPWM的多电平输出，并驱动异步电机进行了空载变频试验，测控界面能准确的与下位机进行通信，快捷的给定各种控制命令，并能实时的显示变频器的输出频率、输出电压和输出电流，为实验调试增加了方便性，提高了工作效率。 @@关键词：级联多电平逆变器；载波移相；IPM；DSP；Labwindows/CVI；测控界面
上传时间： 2013-04-24
上传用户：米卡
随着我国工业和国民经济的快速发展，电网负荷急剧增加，特别是冲击性、非线性负荷所占比重不断加大，使得供电电压发生波动和闪变，严重影响着电网的电能质量。根据国际电工委员会(IEC)电磁兼容(EMC)标准IEC61000-3-7以及国标GB12326-2000，电压波动和闪变己成为衡量电能质量的重要指标。 电压波动和闪变作为衡量电能质量的重要指标，能更直接、迅速地反映出电网的供电质量。然而，目前国内还没有很好的电压波动与闪变测量的数字信号处理方法。为此，论文在深入研究电压波动和闪变测量技术的基础上，提出一种基于Simulink/DSP Builder的数字信号处理的FPGA设计方法，利用DSP Builder工具将Simulink的模型文件(．mdl)转化成通用的硬件描述语言VHDL文件，避免了VHDL语言手动编写系统的烦琐过程，从而能够将更多精力集中于系统算法的优化上。该方法充分利用Matlab/Simulink系统建模的优势，同时也能够发挥FPGA并行执行速度快、测量精度高的优点。 论文首先介绍了电压波动和闪变的基木概念、特征量，阐述了电压波动与闪变的测量原理，分析比较了现有测量方法和装置的特点和优劣。然后依据电压波动与闪变测量的IEC标准以及国家标准，在对电压波动与闪变测量模拟仿真的基础上研究其数字化实现方法，即采用数字滤波的方式在Simulink/DSP Builder工具下设计电压波动与闪变测量系统的数字模型。同时在ModelSim SE6.1d软件下进行了系统功能仿真，并且在Altera公司的FPGA设计软件QuartusⅡ6.0下进行了系统时序仿真。 仿真结果表明，基于Simulink/DSP Builder窗口化的数字信号处理的FPGA设计方案，设计简单、快捷高效，能够满足电压波动和闪变测量最初的系统设计要求，为进一步从事电压波动和闪变测量研究提供了一种全新的设计理念，具有一定的理论与现实意义。
上传时间： 2013-07-10
上传用户：笨小孩
自20世纪90年代以来，随着计算机技术、超大规模集成电路技术和通信及网络技术的发展，微机保护和测控装置的性能得到大幅提升，以此为基础的变电站自动化系统在我国的电力系统中得到长足的发展和广泛的应用。 @@ 为增加产品的市场竞争力，电力系统二次设备生产厂商紧跟市场需求，将各种具有高性价比的新型处理器芯片和外围芯片大量应用到变电站自动化系统的保护、测控装置上，如32位CPU、数字信号处理芯片DSP、高速高精度A/D转换芯片、大容量Flash存储芯片、可编程逻辑器件CPLD、FPGA等。这些功能强大的器件的应用使保护测控装置在外形上趋于小型化集成化，而在功能上则较以前有显著提升。同时，各种成熟的商用嵌入式实时操作系统的采用使处理器的性能得到充分发挥，装置通信、数据存储及处理能力更强，性能大幅提高，程序移植升级更加方便快捷。 @@ 本论文以现阶段国内外变电站自动化系统测控技术为参考，根据变电站自动化系统的发展趋势和要求，研究一种基于ARM和FPGA技术并采用嵌入式实时操作系统的高性能测控装置，并给出硬软件设计。 @@ 装置硬件采用模块化设计，按照测控装置基本功能设计插件板。分为主CPU插件、交流采样插件、遥信采集插件、遥控出口插件、直流采样及输出插件。除主CPU插件，其他插件的数量可以根据需要任意增减，满足不同用户的需求。 @@ 装置主CPU采用目前先进的基于ARM技术的微处理器AT91RM9200，通过数据、地址总线和其他插件板连接，构成装置的整个系统。交流采样插件采用FPGA技术，利用ALTERA公司的FPGA芯片EP1K10实现交流采样的控制，降低了CPU的负担。 @@ 软件采用Vxworks嵌入式实时操作系统，增加了系统的性能。以任务来管理不同的软件功能模块，利于装置软件的并行开发和维护。 @@关键词：测控装置；嵌入式实时操作系统；ARM；现场可编程门阵列
上传时间： 2013-04-24
上传用户：JESS
并行总线PATA从设计至今已快20年历史，如今它的缺陷已经严重阻碍了系统性能的进一步提高，已被串行ATA(Serial ATA)即SATA总线所取代。SATA作为新一代磁盘接口总线，采用点对点方式进行数据传输，内置数据/命令校验单元，支持热插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的传输速度。目前SATA已在存储领域广泛应用，但国内尚无独立研发的面向FPGA的SATAIP CORE，在这样的条件下设计面向FPGA应用的SATA IP CORE具有重要的意义。 本论文对协议进行了详细的分析，建立了SATA IP CORE的层次结构，将设备端SATA IP CORE划分成应用层、传输层、链路层和物理层；介绍了实现该IPCORE所选择的开发工具、开发语言和所选用的芯片；在此基础上着重阐述协议IP CORE的设计，并对各个部分的设计予以分别阐述，并编码实现；最后进行综合和测试。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)实现了1.5Gbps的串行传输链路；设计满足协议需求、适合FPGA设计的并行结构，实现了多状态机的协同工作：在高速设计中，使用了流水线方法进行并行设计，以提高速度，考虑到系统不同部分复杂度的不同，设计采用部分流水线结构；采用在线逻辑分析仪Chipscope pro与SATA总线分析仪进行片上调试与测试，使得调试工作方便快捷、测试数据准确；严格按照SATA1.0a协议实现了SATA设备端IP CORE的设计。 最终测试数据表明，本论文设计的基于FPGA的SATA IP CORE满足协议需求。设计中的SATA IP CORE具有使用方便、集成度高、成本低等优点，在固态电子硬盘SSD(Solid-State Disk)开发中应用本设计，将使开发变得方便快捷，更能够适应市场需求。
上传时间： 2013-06-21
上传用户：xzt
人脸自动识别技术是模式识别、图像处理等学科的一个最热门研究课题之一。随着社会的发展,各方面对快速有效的自动身份验证的要求日益迫切，而人脸识别技术作为各种生物识别技术中最重要的方法之一，已经越来越多的受到重视。对于具有实时，快捷，低误识率的高性能算法以及对算法硬件加速的研究也逐渐展开。 本文详细分析了智能人脸识别算法原理，发展概况和前景，包括人脸检测算法，人眼定位算法，预处理算法，PCA和ICA 算法，详细分析了项目情况，系统划分，软硬件平台的资源和使用。并在ISE软件平台上，用硬件描述语言(verilog HDL)对算法部分严格按照FPGA代码风格进行了RTL 硬件建模，并对C++算法进行了优化处理，通过仿真与软件算法结果进行比对，评估误差，最后在VirtexII Pro FPGA 上进行了综合实现。 主要研究内容如下： 首先，对硬件平台xilinx的VirtexII Pro FPGA 上的系统资源进行了描述和研究，对存储器sdram,RS-232 串口，JTAG 进行了研究和调试，对Coreconnect的OPB总线仲裁机理进行了两种算法的比较，RTL 设计，仿真和综合。利用ISE和VC++软件平台，对verilog和C++算法进行同步比较测试，使每步算法对应正确的结果。对软硬件平台的合理使用使得在项目中能尽可能多的充分利用硬件资源，制板时正确选型，以及加快设计和调试进度。其次，对人脸识别算法流程中的人脸检测，人眼定位，预处理，识别算法分别进行了比较研究，选取其中各自性能最好的一种算法对其原理进行了分析讨论。人脸检测采用adaboost 算法，因其速度和精度的综合性能表现优异。人眼定位采用小块合并算法，因为它具有快速，准确，弱时实的特点。预处理算法采用直方图均衡加平滑的算法，简单，高效。 识别算法采用PCA 加ICA 算法，它能最大的弱化姿态和光照对人脸识别的影响。 最后，使用Verilog HDL 硬件描述语言进行算法的RTL 建模，在C++算法的基础上，保证原来效果的前提下，根据FPGA 硬件特点对算法进行了优化。视频输入输出是人脸识别的前提，它提供FPGA 上算法需要处理的数据，预处理算法在C++算法的基础上进行了优化，最大的减少了运算量，提高了运算速度，16 位计算器模块使得在算法实现时可以根据系统要求，在FPGA的ip 核和自己设计的模块之间选择性能更好的一个来调用，FIFO的设计提供同步和异步时钟域的数据缓存。设计在ISE和VC++软件平台同时进行，随时对verilog和C++数据进行监测和比对。全部设计模块通过仿真，达到预定的性能要求，并在FPGA 上综合实现。
上传时间： 2013-07-13
上传用户：李梦晗
图像采集系统是数字图像信号处理过程中不可缺少的重要部分，它将前端相机所捕获的模拟信号转化为数字信号，或者直接从数字相机中获取数字信号，然后通过高速的计算机总线传回计算机，凭借计算机的强大的运算、数据存储与处理等操作能力，可以方便快捷地对信号进行分析处理，具有人机友好、功能灵活、可移植性强等优点。随着对数据传送速度要求的提高，PCI总线以其高的数据传输率，即插即用，低功耗等众多优点，得到广泛的应用。本文针对PCI总线接口电路使用的广泛性，介绍了PLX公司桥接芯片PCI9054主模式的工作原理和中断机制，采用可编程逻辑器件FPGA实现与PCI9054的本地接口的信号转换，给出了逻辑实现方案和仿真图。本文针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。在文章的软件设计部分介绍了WinDriver驱动开发工具，利用WinDriver工具，在WindowsXP系统下实现设备的驱动程序开发，完成主模式数据传输和设备中断的功能。
上传时间： 2013-06-09
上传用户：
智能化住宅小区，是指在一定范围内通过有效的传输网络，将多元住处服务、物业管理、安防以及住宅智能化等系统结合在一起，为该小区的服务与管理提供高技术的智能化手段。从而实现快捷高效的超值服务管理和安全舒适的家居环境，使业主生活得更安全、更方便。 随着国民经济和科学技术水平的提高，特别是计算机技术、通信技术、网络技术和控制技术的迅速发展，促进了智能小区在我国的推广和应用。目前这些小区的智能化建设大多数是采用Lonworks、FF等现场总线技术。但是现场总线协议标准化程度还不成熟，且成本较高。随着宽带Internet进入家庭，利用Internet来构建智能小区已成为大势所趋。 本文介绍了一种基于以太网和FPGA的嵌入式智能小区管理系统的组建方法。首先，以Altera的FPGA为核心，通过在外围添加适当的存储设备和通信接口设备，构成一个嵌入式系统的硬件平台。其次，在此平台的基础上，通过在FPGA中定制Nios Ⅱ软核处理器以及在外围的Flash存储器中下载uClinux操作系统，从而构建出一套资源丰富的嵌入式操作系统。该系统带有一个网络功能齐全的Web服务器。最后，将此操作系统作为智能小区的楼宇集中器，再根据需要配置适当的采集器和显示器，就可以组建成一套功能强大的智能小区管理系统。它可以完成图像抄表、定时图像采集、实时温度监控、楼宇广播、智能语音报警等功能。 这种利用当前流行的嵌入式系统来组建的智能小区管理系统，不但实现简单、功能强大；而且节约布线、成本低廉。因此具有很高的性价比，相信在未来有较大的市场潜力。 本文主要包括如下几个部分：系统硬件结构设计，包括系统的原理图构建和PCB板的绘制：系统核心处理器设计，包括Nios Ⅱ软核CPU的设计方法、外围存储和通信器件的添加及设计方法；嵌入式操作系统uClinux的相关知识及移植方法：系统的软件结构设计，包括图像采集、温度采集、LCD显示等CGI程序设计，以及单片机语音报警程序设计等；最后给出了调试情况以及一些试验结果。
上传时间： 2013-04-24
上传用户：木末花开
随着ASIC设计规模的增长，功能验证已成为整个开发周期的瓶颈。传统的基于软件模拟和硬件仿真的逻辑验证方法已难以满足应用的要求，基于FPGA组的原型验证方法能有效缩短系统的开发周期，可提供更快更全面的验证。由于FPGA芯片容量的增加跟不上ASIC设计规模的增长，单芯片已无法容纳整个设计，所以常常需要对设计进行逻辑分割，将子逻辑块映射到FPGA阵列中。 本文对逻辑验证系统的可配置互连结构和ASIC逻辑分割算法进行了深入的研究，提出了FPGA阵列的非对称可配置互连结构。与现有的对称互连结构相比，该结构能提供更多的互连通道，可实现对I/O数量、电平类型和互连路径的灵活配置。 本文对逻辑分割算法进行了较深入的研究。针对现有的两类分割算法存在的不足，提出并实现了基于设计模块的逻辑分割算法，该算法有三个重要特征：1)基于设计代码；2)以模块作为逻辑分割的最小单位；3)使用模块资源信息指导逻辑分割过程，避免了设计分割过程的盲目性，简化了逻辑分割过程。 本文还对并行逻辑分割方法进行了研究，提出了两种基于不同任务分配策略的并行分割算法，并对其进行了模拟和性能分析；验证了采用并行方案对ASIC逻辑进行分割和映射的可行性。 最后基于改进的芯片互连结构，使用原型系统验证方法对某一大规模ASIC设计进行了逻辑分割和功能验证。实验结果表明，使用改进后的FPGA阵列互连结构可以更方便和快捷地实现ASIC设计的分割和验证，不但能显著提高芯片间互连路径的利用率，而且能给逻辑分割乃至整个验证过程提供更好的支持，满足现在和将来大规模ASIC逻辑验证的需求。
上传时间： 2013-06-12
上传用户：极客
