仪器知识，详细介绍了示波器的原理、使用，当您读完应该可以比较熟练的掌握对示波器的用法
标签： 示波器
上传时间： 2013-04-24
上传用户：13081287919
数字存储示波器在仪器仪表领域中占有重要的地位，应用范围相当广泛，所以对示波器的研制有重要的理论和实际意义。本文针对数字存储示波器的设计进行了深入的研究，旨在研制出100MHz带宽的数字存储示波器。 从各个方面考虑，选用了DSP、FPGA和单片机的方案来设计整个系统。整个系统采用单通道的方式。信号进来首先经过前端的调理电路把信号电压调整到AD的输入电压范围之内，这里调理电路主要是由信号衰减电路和信号放大电路所组成。调理后的信号再送到AD变换电路里面完成信号的数字化。然后把AD转换后的数据送到FPGA中，并把数据保存到FPGA中的FIFO中，FPGA中的电路主要包括有FIFO、触发系统、峰值检测、时基电路等。 DSP处理器主要是用来从FIFO中提取数据并进行相应的处理。因为DSP运算速度快，所以本文利用DSP来完成滤波和波形重建的时候的插值算法等功能。然后DSP利用其多缓冲串口把数据送到单片机，单片机把从DSP中发送过来的数据显示到LCD上，同时利用单片机来管理键盘等功能。在软件方面主要完成了程序的一些初始化驱动，比如说是FLASH驱动、LCD驱动、DSP串口初始化、FPGA初始化等相关工作。 由于本文采用FPGA，使得数字存储示波器的设计比较灵活，容易升级。可以根据自己的需要进行相关的改进，例如对外围电路做进一步地扩展。
上传时间： 2013-04-24
上传用户：hw1688888
软件无线电思想的出现带来了接收机实现方式的革新。随着近年来软件无线电理论和应用趋于成熟与完善，软件无线电技术已经被越来越广泛地应用于无线通信系统和电子测量测试仪器中。数字下变频技术作为软件无线电的核心技术之一，在频谱分析仪中也得到了越来越普遍的应用。 本人参与的手持式频谱分析仪项目采用的是中频数字化实现方式，可满足轻巧，可重配置和低功耗的需求。数字化中频的关键部件数字下变频器DDC采用的是Intersil公司的ISL5216，这个器件和高性能FPGA共同组成手持频谱仪的数字信号处理前端。这个数字前端就手持频谱分析仪来说存在一定的局限性，ISL5216的信号处理带宽单通道为1 MHz，4个通道级联为3MHz，未能满足谱仪分析带宽日益增加的需求；系统集成度不高，ISL5216的功能要是集成到FPGA，可进一步提高系统集成度，降低物料成本和系统功耗。基于以上两个方面的考虑，现正以手持频谱分析仪项目为依托，基于Xilinx Spartan3A-DSP系列FPGA实现高速高处理带宽的DDC。 本论文首先描述了数字下变频基本理论和结构，对完成各级数字信号处理所涉及的数字正交变换、CORDIC算法、CIC、HB、多相滤波等关键算法做了适当介绍；然后介绍了当前主流FPGA的数字信号处理特性和其内部的DSP资源。接着详细描述了数控振荡器NCO、复数数字混频器MIXER、5级CIC滤波器、5级HB滤波器和255阶可编程FIR的设计和实现，并对各个模块的不同实现方式作了对比和仿真测试数据作了分析。最后介绍了所设计DDC在手持频谱分析仪中的主要应用。
上传时间： 2013-04-24
上传用户：a155166
作为电子类专业学生，实验是提高学生对所学知识的印象以及发现问题和解决问题的能力，增加学生动手能力的必须环节。本设计的目的就是开发一套满足学生实验需求的信号源，基于此目的本信号源并不需要突出的性能，但经济上要求低成本，同时要求操作简单，能够输出多种波形，并且利于学生在此平台上认识信号源原理，同时方便在此平台上进行拓展开发。 设计中运用虚拟仪器技术将计算机屏幕作为仪器面板，采用EPP接口，同时在FPGA上开发控制电路，为后续开发留下了空间，同时节省了成本。本设计采用地址线16位，数据线12位的静态RAM作为信号源的波形存储器，后端采用两种滤波类型对需要滤波的信号进行滤波。启动信号时软件需要先将波形数据预存在存储器中便于调用，最后得到的结果基本满足教学实验的需求。 本文结构上首先介绍了直接采用DDS芯片制作信号源的利弊，及作者采用这种设计的初衷，然后介绍了信号源的整体结构，总体模块。以下章节首先介绍FPGA内部设计，包括总体结构和几大部分模块，包括：时钟产生电路，相位累加器，数据输入控制电路，滤波器控制电路，信号源启动控制电路。 然后介绍了其他模块的设计，包括存储器选择，幅度控制电路的设计以及滤波器电路的设计，本设计的幅度控制采用两级DA级联，以及后端电阻分压网络调节的方式进行设计，提高了幅度调节的范围。对于滤波器的设计，依据不同的信号频率，分成了4个部分，对于500K以下的信号采用的是二阶巴特沃斯有源低通滤波，对于500K以上至5M以下信号采用的五阶RC低通滤波器。 在软件设计部分，分成两个部分，对于底层驱动程序采用以Labwindows/CVI为平台进行开发，利用其编译和执行速度快，并且和LabVIEW能够很好连接的特性。对于上层控制软件，采用以LabVIEW为平台进行开发，充分利用其图化设计，易于扩展。 论文最后对所做工作进行了总结，提出了进一步改进的方向。
上传时间： 2013-04-24
上传用户：afeiafei309
随着计算机和自动化测量技术的日益发展，测量仪器和计算机的关系日益密切。计算机的很多成果很快就应用到测量和仪器领域，与计算机相结合已经成为测量仪器和自动测试系统发展的必然趋势。高度集成的现场可编程门阵列（FPGA）是超大规模集成电路和计算机辅助设计技术发展的结果，由于FPGA器件具备集成度高、体积小、可以利用基于计算机的开发平台，用编写软件的方法来实现专门硬件的功能等优点，大大推动了数字系统设计的单片化、自动化，缩短了单片数字系统的设计周期、提高了设计的灵活性和可靠性。 本文研究基于网络的高速数据采集系统的设计与实现问题。论文完成了以FPGA结构为系统硬件平台，uClinux为核心的系统的软件平台设计，进行信号的采集和远程网络监测的功能。 论文从软硬件两方面入手，阐述了基于FPGA器件进行数据采集的硬件系统设计方法，以及基于uClinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述语言在Xilinx公司提供的ISE辅助设计软件中实现FPGA编程。将微处理器MicroBlaze、数据存储器、程序存储器、以太网控制器、数模转换控制器等数字逻辑电路通过CoreConnect技术用OPB总线集成在同一个FPGA内部，形成一个可编程的片上系统（SOPC）。采用基于FPGA的SOPC设计的突出优点是不必更换芯片就可以实现设计的改进和升级，同时也可以降低成本和提高可靠性。 软件方面，为了更好更有效地管理和拓展系统功能，移植了uClinux到MicroBlaze软处理器上，设计实现了平台上的ADC设备驱动程序和数据采集应用程序。并通过修订内核，实现了利用以太网TCP/IP协议来访问数据采集程序获得的数据。
上传时间： 2013-05-23
上传用户：晴天666
近年来，瓦斯事故在煤矿生产事故中所占比例越来越高，给矿工的生产生活带来了极大的灾难，必须加强对瓦斯的监测监控，避免瓦斯爆炸事故。因此对瓦斯气体进行快速、实时检测对于煤矿安全生产及环境保护有特别重要的意义。便携式甲烷检测报警仪是各国应用最早最普遍的一种甲烷浓度检测仪表，可随时检测作业场所的甲烷浓度，也可使用甲烷传感器对甲烷浓度进行连续实时地监测。大体上当前应用的便携式甲烷检测仪器，按检测原理分为光学甲烷检测仪、热导型甲烷检测仪、热催化型甲烷检测报警仪、气敏半导体式甲烷检测仪等几种。 光干涉甲烷检测仪性能稳定、使用寿命长，测量准确，是我国煤矿主要的便携式甲烷检测仪器。但现有的光干涉甲烷检测仪存在自动化程度低、测量方法繁琐、读数不直观，人为误差较大、不能存储数据等缺点。为此本文在干涉型甲烷检测仪实现的原理上提出利用线阵型电荷耦合器件(CCD)对干涉条纹进行非接触式的自动测量，获得条纹信息，通过CCD驱动、高速模数转换、数据采集等关键技术，实现了干涉条纹位移的精确测量，由单片机对量化后的测量信号进行智能处理，数字化显示甲烷含量的测量结果。 光干涉甲烷检测的关键是对干涉条纹中白基线以及黑色条纹位置的检测，本设计采用线阵CCD成像获取条纹信息判别其位置。CCD是一种性能独特的半导体光电器件，近年来在摄像、工业检测等科技领域里得到了广泛的应用。将CCD技术应用于位置测量可以实现高精度和非接触测量的要求；运用FPGA实现CCD芯片的驱动具有速度快、稳定高等优点：模数转换之后的数据没有采用专用存储芯片进行存储，而采用FPGA硬件开发平台和Verilog HDL硬件描述语言编写代码实现数据采集模块系统，同时提高数据采集精准度，既降低成本又提高了存储效率。 本文设计的新系统使用方便、精度高、数据可储存，克服了传统光干涉甲烷检测仪的缺点，技术指标和功能都得到较大改善。
上传时间： 2013-06-08
上传用户：jogger_ding
随着图像处理技术和投影技术的不断发展，人们对高沉浸感的虚拟现实场景提出了更高的要求，这种虚拟显示的场景往往由多通道的投影仪器同时在屏幕上投影出多幅高清晰的图像，再把这些单独的图像拼接在一起组成一幅大场景的图像。而为了给人以逼真的效果，投影的屏幕往往被设计为柱面屏幕，甚至是球面屏幕。当图像投影在柱面屏幕的时候就会发生几何形状的变化，而避免这种几何变形的就是图像拼接过程中的几何校正和边缘融合技术。 一个大场景可视化系统由投影机、投影屏幕、图像融合机等主要模块组成。在虚拟现实应用系统中，要实现高临感的多屏幕无缝拼接以及曲面组合显示，显示系统还需要运用几何数字变形及边缘融合等图像处理技术，实现诸如在平面、柱面、球面等投影显示面上显示图像。而关键设备在于图像融合机，它实时采集图形服务器，或者PC的图像信号，通过图像处理模块对图像信息进行几何校正和边缘融合，在处理完成后再送到显示设备。 本课题提出了一种基于FPGA技术的图像处理系统。该系统实现图像数据的AiD采集、图像数据在SRAM以及SDRAM中的存取、图像在FPGA内部的DSP运算以及图像数据的D/A输出。系统设计的核心部分在于系统的控制以及数字信号的处理。本课题采用XilinxVirtex4系列FPGA作为主处理芯片，并利用VerilogHDL硬件描述语言在FPGA内部设计了A/D模块、D/A模块、SRAM、SDRAM以及ARM处理器的控制器逻辑。 本课题在FPGA图像处理系统中设计了一个ARM处理器模块，用于上电时对系统在图像变化处理时所需参数进行传递，并能实时从上位机更新参数。该设计在提高了系统性能的同时也便于系统扩展。 本文首先介绍了图像处理过程中的几何变化和图像融合的算法，接着提出了系统的设计方案及模块划分，然后围绕FPGA的设计介绍了SDRAM控制器的设计方法，最后介绍了ARM处理器的接口及外围电路的设计。
上传时间： 2013-04-24
上传用户：ynsnjs
直接数字频率合成(DDS)是七十年代初提出的一种新的频率合成技术，其数字结构满足了现代电子系统的许多要求，因而得到了迅速的发展。现场可编程门阵列器件(FPGA)的出现，改变了现代电子数字系统的设计方法，提供了一种全新的设计模式。本论文结合这两项技术，并利用单片机控制灵活的特点，开发了一种双通道波形发生器。在实现过程中，选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用ATMAL的AT89C51单片机作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus Ⅱ并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。 本文首先介绍了波形发生器的研究背景和DDS的理论。然后详尽地叙述了用EP1C6Q240C8完成DDS模块的设计过程，这是设计的基础。接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。然后就这三个部分分别详细地进行了阐述。并且通过系列实验，详细地分析了该波形发生器的功能、性能、实现和实验结果。最后，结合在设计中的一些心得体会，提出了本设计中的一些不足和改进意见。通过实验说明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA实现基于DDS架构的双路波形发生器是可行的。
上传时间： 2013-06-09
上传用户：wxhwjf
随着计算机技术的突飞猛进以及移动通讯技术在日常生活中的不断深入，数据采集不断地向多路、高速、智能化的方向发展。本文针对此需求，实现了一种应用FPGA的多路、高速的数据采集系统，从而为测量仪器提供良好的采集数据。 本文设计了一种基于AD+FPGA+DSP的多路数据采集处理系统，针对此系统设计了基于AD9446的模数转换采集板，再将模数转换采集板的数据传送至基于FPGA的采集控制模块进行数据的压缩以及缓冲存储，最后由DSP调入数据进行数据的处理。本文的设计主要分为两部分，一部分为模数转换采集板的设计与调试，另一部分为采集控制模块的设计与仿真。 经设计与调试，模数转换模块可为系统提供稳定可靠的数据，能稳定工作在百兆的频率下；采集控制模块能实时地完成数据压缩与数据缓冲，并能通过时钟管理模块来控制前端AD的采样，该模块也能稳定工作在百兆的频率下。该系统为多路、高速的数据采集系统，并能稳定工作，从而能满足电子测量仪器的要求。关键词：数据采集；FPGA；AD9446
上传时间： 2013-06-04
上传用户：zzy7826
数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上，采用FPGA片内存储器。可根据系统需要随时进行设置，并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上，采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制，可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上，通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互，从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面，充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI，实时准确的验证了在系统整个传输过程中数据的正确性和时序性，并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。
上传时间： 2013-07-09
上传用户：sdfsdfs
