随着世界能源危机的到来，太阳能光伏发电在能源结构中正在发挥着越来越大的作用。而太阳能光伏发电系统的核心部件并网逆变器的性能还需要进一步提高。为了迎合市场上对高品质、高性能、智能化并网逆变器的需求，我们将ARM+DSP架构作为并网逆变器的控制系统。本系统集成了ARM和DSP的各自的强大功能，使并网逆变器的性能和智能化水平得到了显著提高。本论文是基于山东大学鲁能实习基地“光伏并网逆变器项目”，目前已经试制出样机。本人主要负责并网逆变器控制系统的软硬件设计工作。本文主要研究内容有： @@ 1．本并网逆变器采用了内高频环逆变技术。文中详细分析了这种逆变器的优缺点，进行了充分的系统分析和论证。 @@ 2．采用MATLAB/Simulink软件对并网逆变器的控制算法进行仿真，包括前级DC-DC变换的控制算法以及后级DC-AC逆变的控制算法。通过仿真验证了所设计算法的可行性，对DSP程序开发提供了很好的指导意义。 @@ 3．本文将ARM+DSP架构作为逆变器的控制系统，并设计了相应的硬件控制系统。DSP控制板硬件系统包括AD数据采集、硬件电流保护、电源、eCAN总线，SPI总线等硬件电路。ARM板硬件系统包括SPI总线、RS232总线、RS480总线、以太网总线、LCD显示、实时时钟、键盘等硬件电路。 @@ 4．本文设计和实现了两种最大功率点跟踪控制算法：功率扰动观察法或增量电导法；孤岛检测方法采用被动式和主动式两种检测方式，被动式所采用的方法是将过/欠电压和电压相位突变检测相结合的方式，主动式采用正反馈频率偏移法；为了实现并网逆变器的输出电流与电网电压同频同相，使用了软件锁相环控制技术。本文分别给出了以上各种算法的控制程序流程图。 @@ 5．本文也给出了AD数据采集、eCAN总线、RS232、RS485、以太网、PWM输出等程序流程图，以及DSP和ARM之间的SPI总线通信程序流程图。并且分别给出了ARM管理机控制系统主程序流程图和DSP控制机控制系统主程序流程图。 @@ 6．最后对并网逆变器样机进行实验结果分析。结果显示：该样机基本上实现了本文提出的设计方案所应完成的各项功能，样机的性能比较理想。 @@关键词：太阳能光伏；并网逆变器；SPWM； DSP； ARM
上传时间： 2013-07-09
上传用户：赵安qw
随着二十一世纪的到来，人类进入了后PC时代。在这一阶段，嵌入式技术得到了飞速发展和广泛应用。目前，嵌入式技术及其产品已广泛应用于智能家用电器、智能建筑、仪器仪表、通讯产品、工业控制、掌上型电脑、各种智能IC卡的应用等等。将嵌入式系统应用于多媒体移动终端，充分发挥了嵌入式系统的低功耗、集成度高、可扩充能力强等特点，可以达到集移动、语音、图像等各种功能于一身的效果。基于以上背景，本文提出了一种基于嵌入式Linux的多媒体播放器设计方案。 本文首先详细分析了ARM体系结构，研究了嵌入式Linux操作系统在ARM9微处理器的移植技术，包括交叉编译环境的建立、引导装载程序应用、移植嵌入式Linux内核及建立根文件系统，并且实现了嵌入式Linux到EP9315开发板的移植。 由于嵌入式系统本身硬件条件的限制，常用在PC机的图形用户界面GUI系统不适合在其上运行。为此，本文选择了Qt/Embedded作为研究对象，在对其体系结构等方面进行研究基础上，实现了Qt/Embedded到EP9315开发板的移植，完成了嵌入式图形用户界面开发，使得系统拥有良好的操作界面。 针对现今MP3文件格式广泛流行的特点，本文设计了MP3播放器。在深入研究了MP3文件编码原理的基础上，详细论述了播放器的设计过程，没有使用硬件解码方案，采用了软件解码，降低了系统开发成本：在视频播放方面，本文实现了Linux系统下的通用媒体播放器——Mplayer到EP9315开发板的移植。通过对音频数据输出的研究，解决了Mplayer播放声音不正常的问题，实现了一个集音乐和视频播放于一体的嵌入式多媒体播放系统。 最后，总结了论文所做的工作，指出了嵌入式多媒体播放器所需要进一步解决和完善的问题。
上传时间： 2013-04-24
上传用户：梧桐
运算放大器、比较器设计指南,运算放大器、比较器设计指南
上传时间： 2013-07-19
上传用户：a673761058
正弦波逆变器理论基础知识，刘凤君老师作品，对初学者和正在进行逆变器设计及改进会有帮助
标签： 正弦波逆变器
上传时间： 2013-07-06
上传用户：liber
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
作为性能优异的纠错编码，Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准，该标准把Turbo码是作为前向纠错体制，但Turbo码的译码算法比较复杂并且需要多次迭代，这造成Turbo码译码延时大，译码速度慢，因此限制了Turbo码的实际应用。因此有必要研究如何将现有的Turbo码译码算法进行简化，加速，使其转化成为适合在硬件上实现的算法，将实验室的理论研究成果转化成为硬件产品。 论文主要的研究内容有以下两点： 其一，提出信道自适应迭代译码方案。在事先设定最大迭代次数的情况下，自适应Turbo码译码算法能够根据信道的变化自动调整迭代次数。 仿真结果表明：该自适应迭代译码方案能够根据信道的变化自动调整迭代次数，在保证译码性能基本上没有损失的情况下，有效减少译码时间，明显提高译码速度。 其二，根据得到的信道自适应迭代译码方案，借助Xilinx公司Spartan3 FPGA硬件平台，使用Verilog硬件描述语言，将用C/C++语言写成的信道自适应迭代译码算法转化成为硬件设计实现，得到硬件电路，并对得到的译码器硬件电路进行测试。 测试结果表明：随着信道的变化，硬件电路的译码速度也随之自动变化，信噪比越高译码速度越快，并且硬件译码器性能（误比特率）与实验仿真基本一致。
上传时间： 2013-05-31
上传用户：huyiming139
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
ICD2仿真烧写器--USB驱动程序。。
上传时间： 2013-07-29
上传用户：20160811
移动无线信道特性对移动通信系统性能具有重要影响，移动信道建模和仿真对移动通信系统的研发具有重要意义。因此，对移动信道建模与仿真进行研究，具有重要的理论意义和实际应用价值。 本文从无线电波的传播特点出发，分析了无线电波的传播模型和描述信道特性的主要参数，重点分析了移动小尺度衰落模型；结合无线电波传输环境的特点，研究了平坦衰落信道和频率选择性信道的特点，设计了基于FPGA的移动无线信道仿真器，同时给予了软硬件验证。 本文从衰落的数学模型角度研究了信道传输特性，以及各项参数对信道特性的影响。主要做了以下几个方面的工作： 1.简要介绍了无线电通信的发展史及信道建模与仿真的意义；论述了信道对无线信号主要的三类影响：自由空间的路径损失、阴影衰落、多径衰落；分析了无线通信传播环境，移动无线通信信道仿真的基本模型，同时介绍了用正弦波叠加法和成型滤波器法建立信道确定型仿真模型的具体实现方法。 2.对移动无线信道特性进行了Matlab仿真，对仿真结果进行了对比分析，对影响信道特性的主要参数设置进行了分析仿真。 3.设计了一种基于FPGA的移动无线信道仿真器，并对实现该仿真器的关键技术和实现方法进行了分析。该信道仿真器能够实时模拟窄带信号条件下无线信道的主要特点，如多径时延、多普勒频移、瑞利衰落等，其主要的技术指标达到了设计要求。该模拟器结构简单，参数可调，易于扩展，通用性强，可以部分或全部集成到处于研制阶段的接收机中，以便于性能测试，也可应用于教学实践。
上传时间： 2013-04-24
上传用户：suxuan110425
