目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2013-11-20
上传用户：563686540
基于删除平均（CM）和单元平均（CA）提出了一种新型的恒虚警率检测器,它采用CM和CA产生局部估计,再将这两个局部估计与检测单元进行比较,取逼近于检测单元的局部估计作为总的杂波功率估计。在SwerlingⅡ型目标假设和高斯杂波下,推导出它的检测概率Pd和虚警概率Pfa的解析表达式。
上传时间： 2014-08-19
上传用户：hn891122
CppUnit 是著名的用于单元测试的JUnit框架的C++移植。测试输出是XML或文本格式，可以用于自动化测试和基于GUI的监督测试。 来源：http://sourceforge.net/projects/cppunit/
上传时间： 2013-12-03
上传用户：zhuimenghuadie
列表单元中实现图标
标签： 表单
上传时间： 2015-01-15
上传用户：ommshaggar
向程序发送热键的单元源程序
上传时间： 2013-12-28
上传用户：Divine
如何跨单元跨类地访问Delphi类的私有域
上传时间： 2014-01-17
上传用户：独孤求源
能够计算复数 (Complex) 的单元 ( 1.0 版，附源码) 。 作者 : Peter Thvrnqvist
上传时间： 2013-12-24
上传用户：wkchong
MD5加密单元及DEMO
上传时间： 2015-01-29
上传用户：zjf3110
MemoryRun是一个提供了在内存中运行可执行文件功能的单元.用Delphi7编写, 没有用任何内镶汇编.
上传时间： 2014-09-07
上传用户：gououo
实例3列表单元中实现图标.
标签： 表单
上传时间： 2015-02-10
上传用户：stewart·
