一种基于FPGA 实现的全并行结构FFT 设计方法，采用全并行加流水结构, 可在一个时钟节拍内完成32 点FFT 运算的功能, 设计最高运算速度可达11ns
标签： FPGA FFT 并行 设计方法
上传时间： 2013-08-16
上传用户：467368609
CRC校验码并行计算的FPGA实现,PDF打开
标签： FPGA CRC 校验码
上传时间： 2013-08-18
上传用户：vmznxbc
51加cpld测试程序，免费分享，大家觉得好，记得留言。
标签： cpld 测试程序
上传时间： 2013-08-24
上传用户：13736136189
基于Samsung2410平台的PCMCIA中的DMA测试程序和Wait程序，还有经编译后的CPLD参数。
标签： Samsung PCMCIA 2410 Wait
上传用户：黄华强
基于FPGA的快速并行FFT及其在空间太阳望远镜图像锁定系统中的应用
标签： FPGA FFT 并行 图像
上传时间： 2013-08-28
上传用户：lgnf
ACTEL A3P StartKit FPGA开发全套文挡（含测试源码）
标签： StartKit ACTEL FPGA A3P
上传用户：litianchu
控制面板程序设计－在控制面板上加一个测试组件
标签： 控制 面板 程序设计 测试
上传时间： 2013-09-03
上传用户：cuibaigao
该项目在Keil下工作和在PROTEUS测试成功。时钟是用微控制器和3個 2x7段LED 。
标签： PROTEUS Keil 项目 测试成功
上传时间： 2013-09-25
上传用户：dave520l
DS18B20(已通过)测试，并且有Proteus仿真程序和C源代码，请新手们下载
标签： 18B B20 DS 18
上传用户：CSUSheep
为了实现时序电路状态验证和故障检测，需要事先设计一个输入测试序列。基于二叉树节点和树枝的特性，建立时序电路状态二叉树，按照电路二叉树节点(状态)与树枝(输入)的层次逻辑关系，可以直观和便捷地设计出时序电路测试序列。用测试序列激励待测电路，可以验证电路是否具有全部预定状态，是否能够实现预定状态转换。
标签： 二叉树 时序电路 测试序列
上传时间： 2013-10-19
上传用户：qitiand
