8255并行输入输出。计算机硬件技术与基础实验
上传时间： 2014-01-12
上传用户：star_in_rain
都志辉 高性能计算之并行编程技术——MPI并行程序设计
上传时间： 2013-12-09
上传用户：gxmm
《高性能计算并行编程技术——MPI并行程序设计 》PDG电子书
上传时间： 2016-10-14
上传用户：开怀常笑
基于JAVA的并行程序编辑器研究与设计 并行编程在高性能计算领域的应用越来越广泛。国家863计划项目“网格服务环境结点建设及其支撑技术研究”的子课题 “用户开发环境研究”，旨在开发出以客户端/服务器模式运行的，能在远程编辑、编译、运行、调试并行程序的集成开发环境。并行程序的源代码编辑应该在一个友好的编辑器下进行。当前的编辑器种类繁多，但专门针对并行程序且便于集成到远程集成开发环境中的编辑器很少。编辑器的好坏不仅影响着用户编写程序的效率，而且影响着用户对整个集成开发环境的认可程度。本文设计实现了一个能独立运行的并行程序编辑器。首先在需求分析的基础上，提出了并行程序编辑器的总体框架。然后对高亮显示这一核心问题进行了深入剖析，并对文件基本操作、基本编辑功能、关键字查找与替换、格式自动编排进行了较为详细的论述。最后，通过用户亲自体验验证了该编辑器的可靠性和实用性。该编辑器支持c/c++语言编写的MPI并行程序，容易扩展到支持Fortran语言、PVM并行程序等。基本满足一般用户需求，且易于集成到集成开发环境中。
上传时间： 2016-12-25
上传用户：x4587
8.1 可编程并行接口芯片8255A 8.2 可编程定时器/计数器芯片8253/8254 8.3 串行通信及可编程串行接口芯片8251A 8.4 模/数（A/D）与数模（D/A）转换技术 及其接口
上传时间： 2013-12-18
上传用户：气温达上千万的
单片机的扩展技术应用8252并行芯片进行扩展增加单片机的I/O口
上传时间： 2017-02-10
上传用户：leehom61
基于MPI技术的并行计算方法的FORTRAN程序
上传时间： 2017-06-25
上传用户：weiwolkt
应用并行多数据采集通道复用技术实现高速实时采样系统_英文_
上传时间： 2013-12-05
上传用户：tuilp1a
单片机及接口技术2.8(并行扩展)这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2022-01-26
上传用户：
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
