02_Quartus II时序优化策
上传时间： 2013-10-15
上传用户：wlcaption
高级FPGA设计结构、实现和优化 作者：（美）克里兹著，孟宪元译；出版社：机械工程出版社 学FPGA不一定需要开发板，自己学会modelsim仿真、写testbench，用PC机仿真就能有不少长进。这些都看完，剩下的就靠做项目自己领悟，再加上高手指点。 《高级FPGA设计：结构、实现也优化》以FPGA设计为主题，覆盖了实践过程中最可能遇到的深层次问题，并提供了经验指导。在某些方面，《高级FPGA设计：结构、实现也优化》能够取代有限的工业经历，免去读者学习的困难。这种先进的、实用的方法，成为此书的特色。
标签： FPGA
上传时间： 2013-11-01
上传用户：一诺88
基于FPGA的传统DDS方法优化设计
上传时间： 2013-11-09
上传用户：ydd3625
数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。
上传时间： 2013-10-22
上传用户：emhx1990
指令集仿真器（ISS）是现代DSP产品调试的有力工具，但ISS的开发会耗费很大的人力物力，同时其正确性亦无法得到很好的保证。ISS自动生成技术是解决以上问题的有效途径，论文描述了基于英飞凌公司Tricore的ISS自动生成的设计与实现，并对现有的自动生成技术做了一些优化，使自动产生的ISS具有更好的性能。
上传时间： 2015-01-02
上传用户：DXM35
提出了一种基于9/7小波的二维小波变换器的硬件设计方案.通过优化算法以及采用行列变换并行处理的方式,提高了变换器的数据吞吐量.该方案采用了流水线技术,较大地提高了硬件效率.综合结果表明,该方案的系统时钟可达到110 MHz,且具有高速、高吞吐量、片内存储器小等优点.
上传时间： 2015-01-03
上传用户：yangbo69
发现了C*Core国芯芯片中SCI发送与接受方波特率误差导致数据不匹配问题，分析了发送与接受方数据传输丢帧、误帧现象出现的根本原因，总结了SCI容限值与芯片主频及标准波特率之间规律，提出了解决问题的优化方案并通过C*Core C语言编写程序实现。实验证明，优化后的SCI初始化程序可确保SCI发送与接收方不受波特率设置值、芯片主频大小影响，使数据传输过程中不丢帧、不误帧。
上传时间： 2013-10-09
上传用户：685
一个实验设计优化小程序
上传时间： 2013-12-24
上传用户：wendy15
遗传算法优化神经网络结构源程序
上传时间： 2015-01-08
上传用户：410805624
目前版本已经对 nokia 手机优化界面 适用于所有 Java 手机 可根据各手机再进一步美化(定制)界面
上传时间： 2015-01-10
上传用户：脚趾头
