介绍了包装机的工作原理及以DSP为处理器的自动包装机控制系统，采用统一建模语言UML建立系统用例图，并根据对用例图的分析建立系统状态模型。通过编程测试，验证了本系统不仅满足了用户需求而且具有较高的可靠性和可维护性。
上传时间： 2013-11-04
上传用户：wmwai1314
同步技术是跳频系统的核心。本文针对FPGA的跳频系统，设计了一种基于独立信道法，同步字头法和精准时钟相结合的快速同步方法，同时设计了基于双图案的改进型独立信道法，同步算法协议，协议帧格式等。该设计使用VHDL硬件语言实现，采用Altera公司的EP3C16E144C8作为核心芯片，并在此硬件平台上进行了功能验证。实际测试表明，该快速同步算法建立时间短、同步稳定可靠。
上传时间： 2013-10-21
上传用户：JIMMYCB001
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 系统级（system）：用高级语言结构实现设计模块的外部性能的模型。 算法级（algorithm）：用高级语言结构实现设计算法的模型。 RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。 门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。 开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。 一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能： · 可描述顺序执行或并行执行的程序结构。 · 用延迟表达式或事件表达式来明确地控制过程的启动时间。 · 通过命名的事件来触发其它过程里的激活行为或停止行为。 · 提供了条件、if-else、case、循环程序结构。 · 提供了可带参数且非零延续时间的任务（task）程序结构。 · 提供了可定义新的操作符的函数结构（function）。 · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： - 提供了完整的一套组合型原语（primitive）; - 提供了双向通路和电阻器件的原语; - 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。
标签： Verilog_HDL
上传时间： 2013-11-23
上传用户：青春给了作业95
NIOS教程1---建立一个最小系统
上传时间： 2013-11-07
上传用户：bioequ
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-03
上传用户：王小奇
介绍了网络控制系统的基本概念，利用Matlab建立了一个网络控制系统仿真平台，实现了对网络控制系统的实时仿真，并重点对控制器的算法进行了研究，给出了模糊PID控制器与PID控制器的仿真结果对比。结果证明，模糊PID可以很好地应用于网络控制。
上传时间： 2013-10-20
上传用户：langliuer
L2TP（Layer Two tunneling Protocol）是实现二层隧道VPN（Virtual Private Network）的主要技术，有L2TPV2和L2TPV3两个协议标准；为了进一步提高私有网络的安全性，本文研究了VPN和L2TP隧道技术的基本实现技术，并在现有L2TPV2协议非对称工作模型的基础上实现了向下兼容的支持对称工作模型的L2TPV3协议，并对系统的功能和性能进行了测试和分析，测试结果显示该实现方案能够正常完成L2TPV3隧道的建立以及协议报文的收发，且系统性能稳定。
标签： L2TPV3
上传时间： 2013-10-31
上传用户：iven
针对专家系统在雷达伺服系统故障诊断中存在的不足，结合现代伺服设备的结构和故障特点，采用分层次分模块的故障诊断方式，构建了一种基于专家系统和神经网络融合的故障诊断模型，并给出了该模型的组成和功能表述，分析了诊断参数的选取方法、知识库的建立及神经网络模块结构
上传时间： 2013-11-19
上传用户：行旅的喵
针对强化学习在连续状态连续动作空间中的维度灾难问题，利用BP神经网络算法作为值函数逼近策略，设计了自动驾驶仪。并引入动作池机制，有效避免飞行仿真中危险动作的发生。首先，建立了TD强化学习算法框架；然后根据经验将舵机动作合理分割为若干组，在不同的飞行状态时，调取不同组中的动作；其次，构建了BP神经网络，通过飞行过程中的立即奖赏，更新网络的值函数映射；最后，通过数字仿真验证了强化学习自动驾驶仪的性能，仿真结果表明，该算法具有良好的动态和稳态性能。
上传时间： 2013-11-09
上传用户：刘江林1420
对CC1100无线模块的高效使用和安全稳定性问题进行了深入研究，提出了构建基于ARM的CC1100无线服务器的解决方案。建立了服务器架构模型，采用了将CC1100模块作为嵌入式Linux内核级模块的高级策略，开发了CC1100模块的底层内核驱动程序模块，完整实现了服务器的业务逻辑功能，并提供了B/S模式和C/S模式两种友好的上层用户接口。实际应用结果表明，该方案有效地解决了CC1100模块通信过程中的实时性和稳定性等问题，性能优越，用户操作方便。
上传时间： 2013-11-17
上传用户：emhx1990
