MAX809/MAX810是一种单一功能的微处理器复位芯片，用于监控微控制器和其他逻辑系统的电源电压。它可以在上电，掉电和节电情况下向微控制器提供复位信号。当电源电压低于预设的门槛电压时，器件会发出复
上传时间： 2013-07-29
上传用户：671145514
USB3.0–SATA桥接芯片MB86C30A的主要规范:*CBC (密码段链接):一种适合加密模块数据的AES 模式。*XTS (带调整和密文窃取的XEX 加密模式):IEE
上传时间： 2013-06-10
上传用户：asdfasdfd
ADS7824是美国BB公司生产的12位开关电容式逐次逼近型模/数转换芯片.它具有与CPU的并行/串行接口,功耗低,片上资源丰富,接口灵活等特点.文中详细介绍了ADS7824的工作原理、引脚定义、工作
上传时间： 2013-07-08
上传用户：yy307115118
u盘 芯片 识别 工具 , 免费 下载
上传时间： 2013-07-14
上传用户：gaorxchina
easy，51pro，3.0编程器在2.0的基础上增加了更多的芯片器件
上传时间： 2013-07-25
上传用户：qazwsc
本文对16QAM基带Modem的FPGA芯片设计进行了研究与论述.首先介绍了16QAM调制的原理和16QAM基带Modem的FPGA芯片总体设计,以及一些FPGA设计的基本原则.接着介绍了高性能滤波器的FPGA设计方法,并采用多相结构滤波器和分布式算法(DA)设计了发送端平方根升余弦滚降滤波器.然后介绍了自适应盲均衡器的设计,该均衡器是一个复数结构的横向滤波器,采用复用抽头的结构来节省资源,本文对自适应均衡器的核心运算单元-采用booth编码算法设计的高性能乘累加(MAC)运算单元进行了详细描述.接下来介绍了载波恢复环路的FPGA设计,这是一个数字二阶锁相环,本文推导了数字二阶锁相环和模拟二阶锁相环的对应关系.DD相位检测算法中的反正切函数tan
上传时间： 2013-04-24
上传用户：dajin
非常不错的过零检测芯片，DIP8封装，外围器件极少
上传时间： 2013-04-24
上传用户：WANGXIAN001
NEC芯片资料79F8513，芯片学习资料，共阅参考！
上传时间： 2013-04-24
上传用户：leehom61
现场可编程门阵列(FPGA)器件是能通过对其进行编程实现具有用户规定功能的电路，特别适合集成电路的新品开发和小批量ASIC电路的生产。近几年来，FPGA的发展非常迅速，但目前国内厂商所使用的FPGA芯片主要还是从国外进口，这种状况除了给生产厂家带来很大的成本压力以外，同时也影响到国家信息产业的保密和安全问题，因此在国内自主研发FPGA便成为一种必然的趋势。 基于上述现实状况及国内市场的巨大需求，中国电子科技集团公司第58研究所近年来对FPGA进行了专项研究，本论文正是作为58所专项的一部分研究工作的总结。本文深入研究了FPGA的相关设计技术，并进行了实际的FPGA器件设计，研究工作的重点是在华润上华(CSMC)0.5μm标准CMOS工艺基础上进行具有6000有效门的FPGA的电路设计与仿真。 论文首先阐述了可编程逻辑器件的基本结构，就可编程逻辑器件的发展过程及其器件分类，对可编程只读存储器、现场可编程逻辑阵列、可编程阵列逻辑、通用逻辑阵列和复杂PLD等的基本结构特点进行了讨论。接着讨论了FPGA的基本结构与分类及它的编程技术，另外还阐述了FPGA的集成度和速率等相关问题。并根据实际指标要求确定本文研究目标FPGA的基本结构和它的编程技术，在华润上华0.5μm标准CMOS工艺的基础上，进行一款FPGA芯片的设计研究工作。进行了可编程逻辑单元的基本结构的设计，并用CMOS逻辑和NMOS传输管逻辑实现了函数发生器、快速进位链和触发器的电路设计，并对其进行了仿真，达到了预期的目标。
上传时间： 2013-07-18
上传用户：zaizaibang
近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.
上传时间： 2013-05-31
上传用户：yuying4000
